串行接口模块及其方法技术

一种用于启动和停止内部时钟的串行通讯口结构，该内部时钟设计成在运行时产生发送至系统以外的设备的时钟输出信号，该设备与串行通讯口配合工作；通过把时钟输出信号与预定长度的数据输出信号相“与”，该串行通讯口能有效地控制由外部设备所感知的信号通过时间。（*该技术在2013年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】本申请与申请号为US07/917497、07/917489、07/917488、07/917503、07/918627、07/918626、07/918625、07/918631、07/918632、07/918622和07/918621的美国专利申请有关。这些相关的申请与本申请同一日期提交，并转让给本专利技术的受让人。本专利技术涉及在微控制器和其它设备间进行通信的系统，尤其涉及用于在单片微控制器和外部设备间进行通信的、实现串行接口功能的系统。串行和并行接口是该领域技术人员所熟知的。串行接口包含对整体的各部分例如字符的各位，词的各字符等使用相同的设备进行时序处理。另一方面，并行接口包含对整体的各部分使用不同的设备进行同时处理。本专利技术涉及串行接口，它例如能允许一个单片微控制器与许多工业标准外部设备例如串行电可擦可编程只读存储器(EEPROM)进行对话。通常，这类接口的构成强烈地依赖用软件来控制微控制器的各个端口。已经作了某些努力以制作带有专用硬件的串行接口，但这些努力并没有产生简单、低成本以及灵活的方案，来替代大量依靠软件的串行接口。基于上述，显然，现有技术的缺陷和不足在于没有对于集成电路(IC)发展一种简单、低成本及灵活的接口模块，该接口主要是由硬件构成的且该接口允许在单片微控制器和接收用外部设备之间进行串行通讯。为了克服上述现有技术的缺陷和不足，本专利技术提供一种串行通讯系统，它包括用于启动和停止内部时钟的串行通讯端口结构。该内部时钟被设计成，在运行中将产生的时钟输出信号传输至系统外的、与串行通讯口配合工作的设备。通过把该时钟输出信号与预定长度的数据输出信号相“与”，串行通讯口能有效地控制由外部设备所感知的那个时间通道。因而，本专利技术可理解为为微控制器提供串行输入/输出口，该串行输入/输出口在运行时输送数据和时钟信号至外部设备。由本专利技术提供的串行输入/输出口包括用于确定传送至外部设备的数据位的选定数量的装置;用于刚好产生能传送选定数量的数据位所需的时钟脉冲的装置;用于启动产生时钟脉冲以传送所选定的数据位数的装置;和一旦传送选定的数据位数所需的时钟脉冲产生，立即停止时钟脉冲产生的装置。本专利技术也为微控制器提供一种串行输入/输出口模块，该串行输入/输出口模块可在运行中传送数据和时钟信号至外部设备。按照本专利技术的揭示，该串行输入/输出口模块包括一内部时钟;用于启动内部时钟的装置;当该时钟运行时，用于发送预定数据位数至外部设备的装置;和当预定位数的发送一旦完成，立即停止内部时钟的装置。进而，本专利技术提供一种经串行输入/输出口，从微控制器向外部设备发送数据的方法。由本专利技术提供的方法包括与时钟信号同时地发送预定量的数据至外部设备的步骤，和当预定量的数据的末尾一旦发送，立即停止时钟信号的步骤。于是，本专利技术的一个目的是提供一种简单、低成本且灵活的串行接口。本专利技术的另一个目的在于为集成电路提供一种主要由硬件构成的接口模块，它允许在单片微控制器的接收用外部设备间进行串行通讯。为了更完全地理解本专利技术及其进一步的目的和优点，现在结合附图作如下详细叙述，其中附图说明图1是本专利技术的串行接口的框图。图2是包括图1的串行接口的集成电路的框图。图3是其中包括图2集成电路的无绳电话终端单元的框图。图4是其中包括图2集成电路的无绳电话基站的框图。图5是可用于本专利技术实施例的串行口工作模式寄存器的框图。图6是可用于本专利技术实施例的SI/O发送缓冲器的框图。图7是可应用于本专利技术实施例的SI/O接收缓冲器的框图。图8是可应用于本专利技术实施例的SI/O发送长度寄存器的框图。图9是可应用于本专利技术实施例的SI/O状态寄存器的框图。图10是可应用于本专利技术实施例的串行口中断屏蔽寄存器的框图。图11是可应用于本专利技术实施例的串行口中断源寄存器的框图。为了便于理解本专利技术，这里将以一个在微控制器系统中执行系统控制功能的模块的形式加以叙述，包括无绳电话的特定应用也将叙述。这样的讨论是特别有利的，因为如所叙述的本专利技术的实施例已经实际构成并在使用中产生显著效果。但是应该记住，这时所描述的专利技术并不限于无绳电话应用。相反，本专利技术的实施例实际上可用于任何需要串行接口的应用，或通过配置串行接口可得到改进的应用。这里所叙述的本专利技术的特定实施例仅仅是示范性的。现在，参照图1，它表示一个串行接口框图。这个特定的串行接口是设计成可供与频率合成器(如Fujitsu的MB1501频率合成器)通讯的四个串行通道、一个LCD控制器(如NEC的microP.D7225LCD控制器)、一个EEPROM(如S2914AR/1EEPROM)和PCM编码译码器测试设备的组合。在示于图1的本专利技术的实施例中，一组共同的发射、接收和时钟逻辑用于支持合成器、LCD、EEP-ROM和PCM接口。以后，这个组合的硬件组称为串行I/O或SI/O接口。在说明上述的用于完成各种需求的SI/O硬件以前、由需要与SI/O接口进行通讯的各种外部设备加于该接口的操作要求将首先进行讨论。这些操作要求是基于合成器接口、LCD接口，EEPROM接口和PCM测试口接口而产生的。每个接口即将在下面讨论。另外，对于本专利技术的实际构造和使用的实施例的异常条件的测试情况也将讨论。关于合成器接口，应该明白IC和合成器芯片之间的通讯是单向的即从IC至合成器。需要三个接口信号Tx数据，移位时钟，和合成器锁存器。Tx数据信号用于串行数据输出。在实际操作中，数据在时钟下降沿首先发送最高有效位(MSB)。对于移位时钟信号可使用50%占空度的周期时钟。这允许编程速率为例如288Kbps(千比特/秒)，144Kbps，72Kbps和36Kbps，在实际操作中，时钟仅当数据正在发送时被选通，并在模块“使能”的其余时间保持高电位。关于合成器锁存器信号，“锁存”脉冲在最后的一位发送后在专用的引脚上被发送。在本专利技术的实际构造的实施例中，这个功能由一个通用的并行口插脚所支持。关于LCD接口，串行接口提供用于单片微控制器和LCD控制器集成电路间的通讯。类似于合成器接口，这个接口是单向的即从IC至LCD控制器。在这个接口上有五个接口信号。Tx数据信号用于发送每字8位、最高位在前的串行数据输出。其余四个信号是移位时钟信号，片选信号，命令/数据信号和“忙”信号。关于移位时钟信号，在本专利技术的实际构造的实施例中，数据与占空度为50%的周期时钟信号的下降沿同步地被发送(在上升沿被接收入LCD控制器，建立和保持时间为1微秒)。时钟速率可编程以选择288Kbps，144Kbps，72Kbps和36Kbps。时钟仅当数据发送时被选通，对发送数据的每个字节输出8个周期。当数据不发送时，时钟信号保持高电位。片选插脚是受软件控制的一个端口插脚。在这个插脚上的低电平有效的输出信号，表示在Tx数据输出插脚上的数据要送给LCD控制器。命令/数据和“忙”插脚也是受软件控制的。命令/数据插脚提供地址线至LCD控制器。“忙”插脚与LCD控制器一起产生“忙”选通信号，用于指示LCD控制器已经空闲，可接收下一数据字节。在本专利技术的实际构造的实施例中，EEPROM接口是双向的，并与支持松下(National)、通用仪器公司(GeneralInstruments)和埃克赛尔(Exel)接口的8位和16位设备兼容。另外，对在时本文档来自技高网...

【技术保护点】
一种用于微控制器的串行输入／输出口，所述串行输入／输出口在运行时能发送数据和时钟信号至外部设备，其特征在于，该串行输入／输出口包括：确定传送到所述外部设备的数据位的选定数量的装置；刚好产生传送所述选定数量的数据位所需的时钟脉冲的装置；开始产生时钟脉冲以传送所述选定数量的数据位的装置；和一旦传送该选定数量的数据位所需的时钟脉冲产生，立即停止时钟脉冲产生的装置。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：戴尔E古利克，艾伦F亨德森，吉川宗弘，松原宏，鹤见和重，
申请(专利权)人：先进显微设备股份有限公司，
类型：发明
国别省市：US[美国]