通用输入/输出端口的中断装置制造方法及图纸

一种Ｉ／Ｏ口中断装置，包括一与口相连接用于报告口中产生的中断源的源寄存器，一个与源寄存器相连接的中断屏蔽寄存器，它可用来配置Ｉ／Ｏ口以产生中断，以及一个与源寄存器的输出相连接的用来延迟Ｉ／Ｏ端口中所产生的中断的中断控制器。（*该技术在2013年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有中断能力的微型处理器和微型控制器，尤其涉及增强所述微型处理器和微型控制器的中断能力的结构及方法。输入/输出服务中终端设备定时询问请求标志要占用微型处理器和微型控制器较长的时间，同时它也减少了系统中输入输出信息的通过量，即在一个规定时间周期内总的有用信息处理和传输能力。因此，考虑到在增加信息通过量的同时亦能简化程序，如果输入/输出(I/O)装置可直接从微型处理器或微型控制器要求服务将是一大进步。中断即提供了这种性能。从本质上讲，中断是由外部硬件调用的一种子程序，当I/O装置要求服务时，可设置一个内部中断请求触发器。所述触发器之输出端与微型处理器或微型控制器的中断端脚相连接，这样，此触发器可将I/O装置的中断请求先储存起来直至得到微型处理器的响应。中断请求并不是同时发生的，它们可在程序执行中任一时刻发生。当一中断出现时，若当前指令的执行已完毕，那么中断请求可得到微型处理器的响应，并被转移到一进行中断服务的子程序进行控制(即服务程序被“定向”)。当微型处理器或微型控制器回答中断时，中断请求触发器中原有的信息被直接来自微型处理器或由服务子程序产生的设备选择脉冲清除。为了在I/O服务子程序结束后能在合适的位置上重新执行程序，程序计数器在控制被转移到服务子程序前自动储存其计数值。服务子程序将它使用的任何寄存器的内容储存到栈上，并在其返回服务前将所述寄存器的内容恢复。程序计数器，标志寄存器、累加器和通用寄存器的内容合在一起代表了微型处理器的状态。中断输入具有两种形式，非屏蔽模式和屏蔽模式。当一逻辑信号被用于非屏蔽模式的中断输入时，微型处理器立即中断。当一逻辑信号被用于屏蔽中断输入时，微型处理器只有在此输入信号为可允许的条件下发生中断。屏蔽式中断的允许与否受程序的控制。如不允许，则微型处理器不响应该中断请求。非屏蔽中断输入可被来自输出口的中断屏蔽信号外部屏蔽。来自输出口的屏蔽位可选通中断信号。若输出指令在屏蔽位上写1，即为允许中断，若写0则不允许中断。为了响应中断，将进行以下操作1.微型处理器完成处理现行指令。2.执行中断机器周期。在此周期内程序计数器值被储存起来且控制被转移至一相应的存储单元中。3.微型处理器的状态被储存起来。4.若有一个以上的I/O设备同该存储单元有关，则确认一个优先权等级最高的设备的中断请求。5.执行服务于该中断I/O设备的子程序。若中断服务请求触发器内的信息在步骤2中未被清除则此子程序将使之清除。6.恢复被储存微处理器的状态。7.控制返回到中断指令后紧跟的一条指令。上述每一步骤要求一定时间。提供给微型处理器和外部中断逻辑的总的时间决定了微型处理器响应要求服务的I/O装置请求的速度。从中断发生到中断-处理子程序执行开始所经过的时间是响应时间，即从上述步骤1到4的总时间。微型处理器被中断的总时间与服务子程序的实际执行时间之差被称为内务操作。内务操作时间较低的中断结构其允许通过的信息量较大。至今，在对商用微型处理器例如Intel8051的应用中，用户所需的中断比此产品所能提供的多。例如，Intel8051具有两个外部中断。一般而言，集成系统之设计者要求使用且可有效使用的要多于两个中断。迄今为止未能有价廉易行的方法来提高和增强通用微型处理器及微型控制器的中断能力。这正是现有技术的缺点之所在。本专利技术克服了现有技术的缺点，它提供了一种I/O口中断装置，包括一连接到口的源寄存器，它用来报告口中发生中断的来源;一连接到源寄存器上的中断屏蔽寄存器，它用来配置产生中断的I/O口;一连接到源寄存器输出端的中断控制器，它用来延迟I/O口中的中断。从本质上讲，本专利技术的实施例包括两套屏蔽位，其一在直接连于口的屏蔽寄存器中，另一套在中断控制器中。前一套只用来配置口，后一套可用于在一段时间内延迟中断。由于中断信号被锁存于本专利技术的实施例中，即使中断产生是发生在中断延迟期间，此信号也不会丢失。相应地，本专利技术的目的在于提供一种提高现有微型控制器例如Intel8051的中断能力的装置。本专利技术的另一目的在于提供一种对硬件和软件要求最低的中断装置。本专利技术的再一目的在于提供一种中断信号不会丢失的中断装置。本专利技术其它目的，优点及其新颖性将在以下结合附图对本专利技术所作的详细描述中体现出来。附图说明图1是通用微型控制器系列的结构方块图。图2是图1所述通用微型处理器系列的结构之更详细的方块图。图3a-3e描述了图1和图2所示微型控制器系列中一些类型的中断源。图4是本专利技术所述的具有中断功能的装置的结构图。图5(包括图5a和5b)是包括了本专利技术所述具中断功能之装置的集成电路之方块图。参见附图，图1示出了8051微型控制器系列的一般结构的方块图，此系列及结构是本领域技术人员所熟知的。以下讨论此微型控制器系列的各个方面，以描述本专利技术所使用的场合并提供通常微型控制器工作的一般背景。本专利技术的范围将不会因此描述而受限制。现在参照图1，可以看到8051系列产品包括一个中央处理单元(CPU)2，一个振荡器和定时电路4，一个只读存储器/电可编程序只读存储器(“ROM/EPROM”)6，一个随机存取存储器“RAM”8，控制电路10，定时/计数器12，一个可编程串行接口14，和可编程I/O16。基本的8051包括4K字节的ROM6，128字节的RAM8，两个16位定时/计数器12，4个可编程的8位I/O接口，串行I/O线20，和2根外部中断线18。片上振荡器及时钟电路4要求用外部晶体才能工作。8051具有5个硬件触发中断18、22，其中2个是外部中断18。内部中断22由定时器及内部串行接口产生。中断的优先等级可预先设定。可有选择地禁止部分中断，也可全部禁止。内部定时/计数器可用于测量脉宽和时间间隔，对事件进行计数及产生定期中断。8051软件程序可采用汇编语言来编写，可使用含有111条指令的指令组。这些指令分为功能指令算术操作，逻辑操作，数据传递，布尔变量操作，以及对程序和装置的控制。在无时限应用时微机支持PL/M语言。图2示出了通常的8051微型控制器更为详细的结构。图1中未示出而示出于图2中的在本专利技术实施例中起了重要作用的元件包括中断允许(IE)寄存器24，中断优先(IP)寄存器26，及定时/计数控制(TCON)寄存器28。现参见图3，其中示出了通常的8051微型控制器的五个中断源。外部中断INT0和INT1(示于图3a和3c)均可由电平触发或脉冲边沿触发，这取决于TCON寄存器(图2中的元件28)中的IT0和IT1位。实际产生这些中断信号的标志是TCON的TE0和IE1位。当一个外部中断产生时，只有在中断是脉冲边沿触发的情况下，产生此中断的标志在服务子程序被定向时被硬件消除。如果中断是电平触发的，则外部请求源不是片上硬件而是它控制的请求标志。现参见图3b和3d，定时器0和定时器1的中断由TF0和TF1产生，TF0和TF1由其各自计数/定时器的寄存品滚动设置，当一个定时器的中断产生时，产生此中断的标志在服务子程序被定向时被片上硬件所消除。现参见图3e，串行口中断由RI和TI的逻辑或来产生。其中没有一个标志在服务子程序定向时被硬件消除。事实上，正常情况下，由服务子程序决定究竟是RI还是TI产生的中断，且在软件中将此位清除。在8051系本文档来自技高网...

【技术保护点】
一种微型控制器的Ｉ／Ｏ中断装置，所述微型控制器的Ｉ／Ｏ口包括多个口端脚，所述装置包括：至少一个与所述Ｉ／Ｏ口有效连接的源寄存器，它用于报告在所述Ｉ／Ｏ口中产生的中断信号源，所述报告是通过一个输出信号实现的；一个直接与所述至少一个源寄存器直接相连接的中断屏蔽寄存器，所述中断屏蔽寄存器包括一套可用于设置所述多个口端脚的屏蔽位；一个连接在电路中的中断控制器，用于接收所述至少一个源寄存器的输出，所述中断控制器包括一套可用来延迟在所述Ｉ／Ｏ口中产生的中断的屏蔽位。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：戴尔E古利克，吉川宗弘，JW彼得逊，松原宏，藤田年弘，鹤见和重，
申请(专利权)人：先进显微设备股份有限公司，
类型：发明
国别省市：US[美国]