智能卡的改进制造技术

产生鉴别码ＣＡ的方法，包括从一组二进制字组成的保密存储器（２１）中读出二进制字（Ｍ↓［ｎ］）的周期，其特征在于：在每个周期中从保密存储器（２１）中读出的二进制字的地址从一二进制字（ＧＡ）中生成，所述的字代表前面周期里从存储器中读出的字（Ｍ↓［１］，Ｍ↓［２］，Ｍ↓［３］，Ｍ↓［４］，……Ｍ↓［ｎ］）逻辑组合运算（Ｆ↓［Ｃ］，Σ）得到的结果。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及产生一种能对微电路进行安全访问的鉴别码(Authentication code)的方法和电路。本专利技术特别涉及智能卡领域，具体地说，涉及应用在智能卡领域的连线逻辑微电路。就通常意义的“芯片卡”而言，IC卡主要分为两类一类是微处理器卡，另一类是所谓的智能卡(Smart Card)。与微处理器卡不同，智能卡仅采用连线逻辑微电路实现，它在使用的方便性、数据处理能力、编程，并且特别是在安全和防欺诈方面比微处理器微电路差得多。作为补偿，连线逻辑微电路的优点是结构简单和价格低廉，因此，近年来这种智能卡在没必要有高度安全性的领域有了很大的发展。在电话卡这类预付费卡领域得以广泛应用。目前新的应用领域如电子购物(Electronic purses)和电子锁(特别是汽车电子锁)方面，智能卡在大量地使用。从使用的安全性出发，为满足多种将来应用的要求，连线逻辑微电路有必要提供比目前水平更高的安全性，并且连线逻辑微电路有能力与采用改进的软件安全机制的微处理器电路竞争。因而，本专利技术的主要目的是改进连线逻辑微电路的安全保护机制，时刻关注着生产成本在复杂的安全功能实现时的快速增长的问题。作为回顾，附图说明图1图示说明了传统智能卡微电路1的结构和工作原理。连线逻辑微电路1主要包括一个串行存储器2(即，逐位访问存储器)、一个鉴别电路3和一个时序逻辑电路4，该时序逻辑电路4借助来自插入IC卡的终端设备的时钟信号H控制着不同单元的功能。存储器2包括了以位的形式存放的卡NI的序列号(或微电路的标识号)和处理数据DA，例如这些数据可以是代表卡的货币值的数据或电话号码的脉冲数据。鉴别电路3具有用于接收的输入码CE的串行输入端3-1和用于产生鉴别码CA的串行输出端3-2。进而，微电路1提供与终端设备10连接端相连接的连接端，其中有数据通信使用的输入／输出I／O连接端，初始化微电路的复位RST端，输入时钟信号的连接端H和供电的电源VCC和地GND。存储器2的输出以及鉴别电路的输入3-1和输出端3-2连接到输入输出端I／O。数字化的数据以串行的方式传输，即逐位数据在时钟控制下同步传输，这种方式简化了电路的内部结构，使得不同单元之间只用一条线实现互连。当卡插入到终端设备10时，出于安全原因，终端设备10会判断该卡是否可信或为欺骗。这样，鉴别电路3将按下文所述的方法对卡授权的有效性进行验证。首先要记得，通常是配置有由程序存储器12控制下的微处理器11的终端设备10知道智能卡安全机制的秘密。第一步终端设备10产生一个随机二进制码ALEXT并作为输入码CE将它用于鉴别电路3。鉴别电路3将码ALEXT变换成鉴别码CA，它可以表示为CA=FKS(ALEXT)FKS为变换函数，即鉴别函数，它通过其密钥KS决定的电路3来实现。第二步与第一步处理并行，终端设备根据已知的密钥KS和鉴别函数FKS(这些数据作为软件存放程序存储器12中)计算出码CA’，如下所示CA’=FKS(ALEXT)第三步终端设备将由IC卡产生的码CA和自己计算的码CA’进行比较。如果两个码不同，则这个卡不能鉴别有效而被终端设备拒绝。实现鉴别的另外一个方法中，终端设备不知道密钥KS，但可以从卡的序列号NI和由另一个密钥KP决定的变换函数FKP求出密匙，如下所示KS=FKP(NI)在这种情况下，第一步处理前要有一个预处理步骤—终端设备10读出存储器2输出的序列号NI并用此推出KS。最后，似乎防止欺诈的机制完全依靠由电路3实现的鉴别函数FKS决定，并且这个函数绝对不能被破译者破译。因此，鉴别电路需要有如下的特点和优点才能达到最优—串行输入和串行输出，—有产生长的鉴别码的能力，在引入输入码CE后产生的鉴别码至少有16位之长，—非常高的安全性，即几乎不会被破译者发现鉴别电路的内部工作原理，—每个时钟脉冲产生一位鉴别码，—对两个非常相似只有一位不同(“只有一位不同的1”和“0”序列)的输入码CE应能产生出两个有很大差别的鉴别码CA。对于本领域普通技术人员而言，并如图2所示，鉴别电路3是一个由时钟信号H定时的逻辑机6，在时钟信号H的同步下，输入形成输入码CE的一比特位序列，同样在时钟信号的同步下，并输出形成鉴别码CA的一比特位序列。在本专利申请中，术语“逻辑机”是指有如下特点的逻辑电路它在某一确定的时刻为一个内部逻辑状态，而在下一个时刻转变成为另一个内部逻辑状态，如此往复，也即这个逻辑电路从一个内部状态切换到另一个内部逻辑状态只依靠时钟信号输入而不用考虑有无输入码CE。逻辑机6的工作模式必须保密，这个工作模式一般基于密钥KS。输入码CE的输入改变了逻辑机的内部状态的变化顺序，从逻辑机中串行提取的鉴别码CA反应了逻辑机的内部状态变化顺序。如果想在引入输入码CE后产生一个确定长度的串行码CA，例如16位的CA码，需要有拥有大量内部状态数和一系列大量不同内部状态组的自行处理逻辑机。例如，为了在引入一个输入码CE之后要能产生16位的鉴别码CA，需要有一逻辑机，它在其内部状态之间能完成约65500个不同的变化，以利用16位鉴别码所提供的全部可能性(一个16位码能产生约65500个值)。现有技术，特别是法国专利FR-92-13913和FR-89-09734中，描述了用与图3所示逻辑机6同类的逻辑机实现的鉴别电路。这个逻辑机6包括保密存储器7，保密存储器7的并行输出通过缓冲寄存器8反馈到地址输入端ADR。保密存储器存放着代表密钥KS的一组二进制数M1，M2，…Mn。每个时钟脉冲上，从保密存储器中所读出数据的地址，一部分由前一个周期中读出的数据决定，一部分由输入码CE的输入位决定，这个输入码放在地址输入端ADR的一条输入线上。鉴别码CA从保密存储器7的输出中提取。这种逻辑机的缺点是一旦引入了输入码CE，内部状态的变化仅决定于保密存储器7中所存的字(word)Mi。例如，一旦引入了输入码CE，如果要实现65000个状态变化，则就要采用一个存储器容量为65000个二进制字的保密存储器，由于成本的原因在实际中对其不必考虑。为了避免这些缺点，专利FR-92-13913中提出，在提取鉴别码CA之前，连续地输入几个输入码CE到逻辑机中。然而这个解决方法的缺点是必须利用好几个时钟脉冲才能获得仅仅一位鉴别码CA，这样就大大地降低了鉴别电路工作速度和延长了鉴别处理的时间。因此，本专利技术的一个目的就是提供一种拥有上文提到的特征和优点的改进的鉴别电路。本专利技术的另一个目的是提供一种保密存储逻辑机和一种保密存储鉴别电路，该鉴别电路可显示保密存储器中有限数量的字的大量内部状态。本专利技术一个更具体的目的是提供一种逻辑机和一种鉴别电路，它能实现约65000个内部状态变化以便能产生至少为16位的鉴别码。另外，本专利技术还有一个目的是提供一个易于生产和价格低廉的逻辑机和鉴别电路。这些目的是通过产生鉴别码的方法实现的，该方法包括从含有大量二进制数的保密存储器中读出二进制字的周期，在每个周期上，保密存储器中读出的字的地址是从前一周期由存储器读出的数据经组合运算而得到的二进制数中产生的。后面将要描述，用这个方法可以实现产生大量的不同内部状态和这些状态之间的变化的逻辑机，因为根据本专利技术，从一个内部状态变化到另一个内部状态，不仅依赖于从存储器中读出的字本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：J·科瓦斯基，
申请(专利权)人：内部技术公司，
类型：发明
国别省市：