集成电子微组件及制造该微组件的方法技术

本发明专利技术涉及一种电子微组件（３０），它包括一个载体板（２），一个集成电路芯片（１）及至少一个形成线圈（３１）的平线圈。根据本发明专利技术，芯片被埋设在至少一个由至少一种绝缘材料作的层（３３，３４）中，线圈（３１）被设在该绝缘层上。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】
集成电子微组件及制造该微组件的方法本专利技术涉及一种电子微组件，它包括一个薄片载体，一个集成电路芯片及至少一个构成天线线圈的平线圈。近年来，已开发出无触点的借助一个天线线圈工作的集成电路，它包括在由一个数据发送和/或接收站发射的磁场中通过感应耦合用于接收或发送数据的装置。由这种集成电路或无源收发器可以制作各种无触点方式工作的便携式电子物件，如芯片卡、电子标签、电子筹码、…。本专利技术还涉及这种便携式物件的制造，更具体地这些便携式物件电子部分的制造。用于制造无触点方式工作的便携式物件电子部分最普遍使用的方法在于准备一个薄片载体，在其上沉积一个线圈及一个硅芯片。然后使线圈与芯片连接，及将该组件覆盖一层保护树脂。通常，该薄片载体是一个印刷电路薄板。线圈是用胶粘的铜线或蚀刻的铜带。线圈/芯片的连接是由超声波焊接的金属线来保证的。该组件就形成了一个用于装入便携式物件(塑料卡，筹码，片件，钥匙…)主体内或固定于其表面上的电子微组件。该方法具有其缺点，即需要多个管理步骤，及构成微组件的操作，组装，布线，检验…等步骤，这就增加了微组件的成本及限制了制造速率。此外，该方法不能制作厚度非常小的微组件。并且，印刷电路薄板通常具有150微米量级的厚度，硅芯片在其后表面化学或机械磨蚀后具有150微米量级的厚度，由布线形成的线环的高度为120微米量级。最后，覆盖布线的树脂保护层约为20至50微米厚度。总地，传统的微组件的总厚度为400至500微米量级。作为比较，塑料卡具有760微米量级的厚度。因此，经常会有：带有这种微组件的无触点式芯片卡出现平面度的缺陷。此外，还已知了在一个包括多个集成电路硅晶片上集中制作多个线圈的各种方法，例如在专利US 4 857 893中所述的方法。在切下-->硅晶片后就获得了小厚度的集成微组件。管理步骤，芯片及线圈的组装和连接步骤大为减少。但是，由几平方毫米的硅晶片提供的表面对于制作一个大电感的线圈是不够的。因此设有一个集成线圈的的集成电路仍停留在所谓“很靠近”的应用上，其中电磁感应的通信距离很小仅为毫米量级。另一方面，考虑在一个硅晶片上制作大尺寸的线圈，例如使线圈围绕着集成电路所在区域。但是这种方案具有其缺点，即减小了可以在同一硅晶片上集体制作的集成电路数目及增加了成本。在半导体工业中，硅芯片的成本实际是由硅晶片的制造价格除以可制作的芯片数目来确定的。于是，譬如在一个包含2mm2面积的集成电路的硅晶片上制作6mm2的线圈则需要每个集成电路三倍的成本。归根到底，这些方法在于在同一硅晶片上集成电子电路及线圈，这虽然由于减少线圈及集成电路的组装及布线的步骤获得了劳工费的增益，但并未显出优点。最后，还已知各种能以低成本及集体方式制作集成线圈的工艺过程，尤其是在硅晶片上形成多层聚酰亚胺/硅/铜的氧化物的工序。一旦形成个体件，线圈将以可被组装及连接到集成电路的小尺寸芯片的形式出现。但我们又发现必需对小尺寸的单个元件管理，两个两个地组装及连接的劳工费的问题。因此，本专利技术的一个目的是提供一种能够集体制作包括一个集成线圈及一个集成电路的小厚度微组件的方法，它不要增加集成电路的成本，也无需两个两个地组装单个元件的步骤。本专利技术的另一目的是提供具有两个工作方式的混合式微组件，即具有一个借助触点区域的传统工作方式及一个借助天线线圈的无触点工作方式的微组件，它体积小及易于实现。该目的是通过一种集体制造多个电子微组件的方法来实现的，每个电子微组件包括一个载体板，一个包括电连接区的集成电路芯片及至少一个线圈，该方法包括下列步骤：在一个载体板上组装多个集成电路芯片；在载体板表面上沉积一层覆盖芯片组件的电绝缘层；在该绝缘层上对着芯片连接区开出多个孔口；集体地在载体板上制作多个形成线圈的平线圈；将每个线圈连接到一个相应的芯片；及切割载体-->板以分离出各个微组件。有利地，线圈对芯片的连接是通过在绝缘层中开出的孔口内沉积导体材料来实现的。有利地，沉积在孔口内的导体材料是形成线圈的导体材料。根据一个实施形式，在被绝缘层分开的多个导体层面上制作线圈。根据一个实施形式，载体板是硅作的，一个绝缘层的沉积步骤包括沉积一个聚酰亚胺层的步骤及沉积一个氧化硅层的步骤，及线圈是通过电解沉积和蚀刻一个铜层来实现的。根据一个实施形式，在载体板切割步骤前具有一个在载体板组件上沉积一层保护材料的步骤。本专利技术还涉及一种电子微组件，它包括一个载体板，一个集成电路芯片及至少一个形成线圈的平线圈，其中该芯片被埋在至少一个电绝缘层中，该电绝缘层包括至少一个由至少一种绝缘材料作的层；及线圈被设在绝缘层上。根据一个实施形式，线圈通过穿过绝缘层的金属化孔口达到芯片电连接区而连接到芯片上。根据一个实施形式，其中芯片被至少两个绝缘层覆盖，两个绝缘层中的一个用于支承形成线圈的平线圈，及另一绝缘层用于支承一个导体，该导体将线圈的一个端部连接到芯片的连接区。根据一个实施形式，芯片被至少两个绝缘层覆盖，及线圈包括分别设在每个绝缘层上的至少两个平线圈。本专利技术还涉及一种混合微组件，它包括一个在其前表面上具有接触区的载体板，其中该载体板在其后表面上包括一个根据本专利技术的微组件；该微组件包括一个具有两工作方式，有或无触点的集成电路芯片及一个绝缘层，该绝缘层包括用于将芯片连接到接触区上的孔口。从以下参照附图对根据本专利技术的方法及根据本专利技术的微组件的说明中将使这些目的、特征及优点以及本专利技术的其它部分更加显露无遗，附图为：-图1及2表示根据本专利技术的方法的第一步骤，及分别以上视图及截面图表示一个其上沉积了硅芯片的载体板，-->-图3A至3D是载体板的截面局部图及表示根据本专利技术的方法的其它步骤，-图4是根据本专利技术的微组件的第一实施例的上视图，-图5是根据本专利技术的多个微组件的组装图，这些微组件被集体地作在上述载体板上，-图6及7分别以一个上视图及一个截面图表示根据本专利技术的微组件的第二实施例，-图8及9分别以一个上视图及一个截面图表示根据本专利技术的微组件的第三实施例，-图10A及10B分别以一个下视图及一个上视图表示一个混合微组件，它包括根据本专利技术的一个微组件及接触区，及-图11是以框图形式表示的一个无触点工作方式的集成电路及一个数据发送/接收站的电路图。总地，本专利技术的构思是在一个载体上集体地制作线圈，在该载体上已预先设置了集成电路芯片。该载体不同于制造集成电路的硅晶片，及该方法不会引起其成本的增加。这些线圈是通过低费用的技术制造的。于是，在切割载体后就获得低成本的集成微组件。如图1及2所示，根据本专利技术的第一步骤在于，在一个最好选择为刚性的载体板2上设置多个硅芯片1。这些芯片通过传统的方式被固定在载体板2上，例如通过粘接，及彼此以预定距离D设置。该步骤最好是自动的，以便获得芯片的精确定位。为此，在载体板2上设置了定位点3。硅芯片1是无触点工作类型的集成电路并包括准备与一个线圈连接的金属化区4。这些芯片来自一个硅晶片，该硅晶片用传统的磨蚀方法、化学的或机械的磨蚀方法变薄。由于载体板2的刚度大，这些芯片的厚度最好被选择得小于安装在印刷电路板上的芯片的厚度，并为50至150微米量级。根据本专利技术，然后在载体板2上制造多个集成线圈，它们与芯片1构成小厚度的集成微组件。以下，将描述一个实施根据本专利技术方法的例子，它本文档来自技高网...

【技术保护点】
集体制造多个电子微组件（２０，３０，４０）的方法，每个电子微组件包括一个载体板，一个包括电连接区（４）的集成电路芯片（１）及至少一个线圈（１０，３１，４３），其特征在于，它包括下列步骤：在一个载体板（２）上组装多个集成电路芯片（１）；在载体板（２）表面上沉积一层覆盖芯片组件的电绝缘层（５，６，７，３３，３４，４１，４２）；在该绝缘层上对着芯片连接区（４）开出多个孔口（８，３６，３７，３８，４６，４８，４９）；集体地在载体板上制作多个形成线圈（１０，３１，４３，４４，４５）的平线圈；将每个线圈连接到一个相应的芯片；及切割载体板（２）以分离出各个微组件。

【技术特征摘要】
FR 1998-6-29 98/084261．集体制造多个电子微组件(20,30,40)的方法，每个电子微组件包括一个载体板，一个包括电连接区(4)的集成电路芯片(1)及至少一个线圈(10,31,43)，其特征在于，它包括下列步骤：在一个载体板(2)上组装多个集成电路芯片(1)；在载体板(2)表面上沉积一层覆盖芯片组件的电绝缘层(5,6,7,33,34,41,42)；在该绝缘层上对着芯片连接区(4)开出多个孔口(8,36,37,38,46,48,49)；集体地在载体板上制作多个形成线圈(10,31,43,44,45)的平线圈；将每个线圈连接到一个相应的芯片；及切割载体板(2)以分离出各个微组件。2．根据权利要求1的方法，其中线圈对芯片的连接是通过在绝缘层中开出的孔口内沉积导体材料来实现的。3．根据权利要求2的方法，其中沉积在孔口内的导体材料是形成线圈的导体材料。4．根据权利要求1至3中一项的方法，其中在被绝缘层(33,34,41,42)分开的多个导体层面上制作线圈(31,32,43,44,45)。5．根据权利要求1至4中一项的方法，其中载体板(2)是硅作的，一个绝缘层的沉积步骤包括沉积一个聚酰亚胺层的步骤及沉积一个氧化硅层的步骤，及线圈是通过电解沉积和蚀刻一个铜层来实现的。6．根据权利要求1至5中一项的方法，其中在载体板切割步骤前具有一个在载体板组件上沉积一层保护材料的步骤。7．电子微组件(20,30,40)，包括一个载体板(2)，一个集成电路芯片(1,5...

【专利技术属性】
技术研发人员：J科瓦尔斯基，D塞拉，F贝泰奥利奥，
申请(专利权)人：内部技术公司，
类型：发明
国别省市：FR[法国]