输出缓冲器电路制造技术

一种输出缓冲器电路，具有进行预加重的功能，并向作为分布参数电路的传输线路发送逻辑信号，该电路包括（ａ）第一缓冲器，其接收第一逻辑信号并驱动传输线路，该第一逻辑信号定义了要传送至传输线路的逻辑信号的逻辑值，和（ｂ）第二缓冲器，其接收与第一逻辑信号有预定逻辑关系的第二逻辑信号，并与第一缓冲器共同工作以驱动传输线路。只要在传输线路中的衰减被改善，第二缓冲器的输出阻抗就比第一缓冲器输出阻抗高。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及安装在半导体集成电路器件上的输出缓冲器电路，其将已经在半导体集成电路器件上处理过的逻辑数据转换为逻辑信号，并输出到半导体集成电路器件外部，本专利技术更具体地涉及一种具有根据传输线路的衰减执行预加重的功能的输出缓冲器电路。电流模式型电路伴随着这样的问题，即该电路结构使得其不能在较低电压下良好地工作。但是，由于制造更小规模半导体集成电路的技术已经被开发出来，半导体集成电路因为其工作电压的降低而可以以较低的功耗工作。因此，现在要求半导体集成电路能在更低电压下高速度地工作。例如，基于1998年6月5日提交的德国专利申请No.19825258.7的日本未审查专利公报No.2000-68816已经建议了一种输出缓冲器电路以满足这种要求。在该公报中所建议的输出缓冲器电路包括一输出级，如附图说明图1所示，以及一控制电路(未示出)。图1所示的输出级包括n沟道场效应晶体管N11、N13和N15，它们每个都电连接在高压电源VDD和输出端TOUT之间；还包括n沟道场效应晶体管N12、N14和N16，它们每个都电连接在低压电源VSS和输出端TOUT之间，以及反相器INV11、INV12、INV13。n沟道场效应晶体管N11、N13和N15定义了第一阻抗电路，而n沟道场效应晶体管N12、N14和N16定义了第二阻抗电路。反相器INV11、INV12、INV13接收控制信号A1、A2、A3，并将这些控制信号A1、A2、A3反相。控制信号A1、A2、A3被加载到n沟道场效应晶体管N11、N13和N15的栅极上，而被反相器INV11、INV12、INV13反相的控制信号A1、A2、A3则加载到n沟道场效应晶体管N12、N14和N16的栅极。第一和第二阻抗电路中的n沟道场效应晶体管N11、N13、N13、N12、N14和N16被导通或截止，以便第一阻抗电路的阻抗和第二阻抗电路的阻抗之比等于至少三个不同值中任何之一，并且第一和第二阻抗电路的电导之和与该阻抗比无关。这保证了输出阻抗保持至少等于预定的值而与预加重无关。尽管上述输出缓冲器电路可以在比一般电流模式型电路能够工作的电压更低的电压下工作，输出缓冲器电路必须包括用于控制构成第一和第二阻抗电路的场效应晶体管导通/截止的控制电路。该控制电路通过使用被传送的数据进行逻辑运算如逻辑积(AND)和逻辑和(OR)，来传送预加重步骤所要求的控制信号A1、A2、A3。结果，输出缓冲器电路不可避免地具有从输入到输出的相当长的传播延迟时间。输出信号在传播延迟时间期间受到电压源噪声和电压波动的影响，从而增加了抖动，由此导致输出缓冲器电路不能高速度地操作。日本未审查专利公报No.11-345054已经建议了一种用于传送信号的驱动器电路，包括输出级驱动器、一用于驱动输出级驱动器的前级驱动器，以及一用于调整前级驱动器输出电平的电平调节器。输出级驱动器根据前级驱动器的输出电平传送可变电平信号。日本未审查专利公报No.5-344026已经建议了一种预加重电路，包括一配备有负反馈电路的放大电路，该负反馈电路响应于较高频率提供较小的反馈。日本未审查专利公报No.7-183746已经建议了(a)一加重/去加重电路，其包括运算放大器，在该运算放大器中将去加重信号的输入输入至同相输入端，(b)一开关电路，其一输入端与运算放大器的输出端电连接，其另一输入端电连接至加重输入，其输出与去加重信号输出端电连接，并将输入和输出在电压上相互均衡，选择输入和另一输入之一，传送所选择的输入，和(c)加重电路，其具有与开关电路的输出电连接的输入，以及与运算放大器的同相输入端和加重信号输出端都电连接的输出，对通过输入接收的信号进行加重步骤。通过开关电路，执行加重步骤或去加重步骤。基于1995年9月6日提交的英国专利申请No.9518183.0的日本未审查专利公报No.9-139664已经建议了一种集成电路，包括一向通信信道传送数据信号的驱动器电路。该驱动器电路包括第一输出缓冲器，其包括多个通过升压电阻与第一输出导体电连接的升压晶体管，以及多个通过降压电阻与第一输出导体电连接的降压晶体管，多个延迟电路，每个都向升压和降压晶体管的各控制端传送延迟数据信号，以及控制电路，其控制根据数据输入信号而被选择的延迟电路之一的操作。日本专利No.2781137(日本未审查专利公报No.6-350961)建议了一种数字非线性预加重电路，其包括第一滤波器，用于根据输入数字信号高频带的幅值改变输入数字信号的增益，并传送增益改变的信号，第二滤波器，用于根据从第一滤波器输出的信号的幅值，改变第一滤波器的输出信号能够通过的频带，以及一混频器，其将输入数字信号与从第二滤波器的信号输出混频，并传送预加重的信号，在该信号中对输入信号的高频带进行了加重。专利技术概述考虑到常规输出缓冲器电路的上述问题，本专利技术的一个目的是提供一种输出缓冲器电路，其能够以较低的电压工作，而与所具有的预加重功能无关，并且从输入到其输出具有缩短的传播延迟时间。本专利技术提供一种输出缓冲器电路，其具有执行预加重的功能，并向作为分布参数电路的传输线路传送逻辑信号，该输出缓冲器电路包括(a)第一缓冲器，其接收第一逻辑信号并驱动传输线路，该第一逻辑信号定义了要传送至传输线路的逻辑信号的逻辑值，和(b)第二缓冲器，其接收与第一逻辑信号有预定逻辑关系的第二逻辑信号，并与第一缓冲器共同工作以驱动传输线路，只要传输线路中的衰减被改善，所述第二缓冲器的输出阻抗就比第一缓冲器输出阻抗高。下面解释根据本专利技术的输出缓冲器电路的操作。输出缓冲器电路通过第一输入端接收一第一逻辑信号，该第一逻辑信号对应于要传送的信号串，并进而通过第二输入端接收与第一逻辑信号有预定逻辑关系的第二逻辑信号。第二逻辑信号例如可包括通过将要被传送的第一逻辑信号延迟一位并对其反相而得到的信号串。第二缓冲器与第一缓冲器共同工作以驱动传输线路。例如，当第一和第二逻辑信号具有相同逻辑值时，第一和第二缓冲器传送具有相同逻辑值的逻辑信号。因为设计第二缓冲器的输出阻抗以便改善传输线路中的信号衰减，输出缓冲器电路的输出阻抗被明显减小，即，增强了输出缓冲器电路的驱动能力，导致输出缓冲器电路传送具有加重电压的逻辑信号(例如图3中所示的Voh 1和Vol 1)。又例如，当第一和第二信号彼此具有不同的逻辑值时，第二缓冲器传送具有与要从第一缓冲器传送的逻辑信号的逻辑值相反的逻辑值的逻辑信号。因为第二缓冲器的输出阻抗被设置为比第一缓冲器的输出阻抗高，从第一缓冲器传送的逻辑信号的逻辑值保持为原样。这样，输出缓冲器电路的输出阻抗被明显增加，也就是，输出缓冲器电路的驱动能力明显降低，导致输出缓冲器电路传送具有去加重电压的逻辑信号(例如图3中所示的Voh 2和Vol 2)。如上所述，如果要被传送的第一逻辑信号的逻辑值改变，则要被传送的逻辑信号的波形被加重，而如果第一逻辑信号的逻辑值不改变，或是保持原样，则该波形不加重，或是被去加重。这导致了要被传送到传输线路的逻辑信号的电压变为接近于准备在逻辑信号中发生下一变化的逻辑阈值电压(VTT)。因此，本专利技术提供了一个优点，即在要被传送的第一逻辑信号的波形中的高频成份被增强，而在以高损耗通过传输线路(即，长或细的传输线路，如ple本文档来自技高网...

【技术保护点】
一种输出缓冲器电路，具有执行预加重的功能，并向作为分布参数电路的传输线路发送逻辑信号，其特征在于： （ａ）第一缓冲器，其接收第一逻辑信号并驱动所述传输线路，该第一逻辑信号定义了要传送至所述传输线路的逻辑信号的逻辑值，和 （ｂ）第二缓冲器，其接收与所述第一逻辑信号具有预定逻辑关系的第二逻辑信号，并与所述第一缓冲器共同工作以驱动所述传输线路， 只要在所述传输线路中的衰减被改善，所述第二缓冲器的输出阻抗就比所述第一缓冲器的输出阻抗高。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：栗栖正和，根立贵章，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]