【技术实现步骤摘要】
半导体器件的制作方法和半导体器件
[0001]本申请涉及半导体器件
,特别涉及一种半导体器件的制作方法和半导体器件。
技术介绍
[0002]现有互补金属氧化物半导体(Complementary Metal
‑
Oxide
‑
Semiconductor,CMOS)工艺中,通常在栅极的侧壁形成介电质材料的侧墙。但是,接触构件110和栅极结构之间的多种介质材料容易产生高电容,从而引起电路延迟、功耗剧增或串联噪声等问题,影响半导体器件的使用性能。
[0003]为解决上述问题,现有的CMOS器件通常在接触构件110和栅极结构之间设置空气间隔层103,利用空气的低介质系数来减少高电容的产生。图1和2为现有技术形成空气间隔层103的两种方案。方案一:参照图1,所述的空气间隔层103制备方案为:先预设伪侧墙114
’
,再依次形成替换金属栅极109和空气间隔层103,具体步骤如下:
[0004]S100、参照图1(a)提供一衬底101,在衬底101上方设有一伪栅极104。
[0005]S110、在伪栅极104的侧面依次形成第一内侧墙105a
’
、伪侧墙114
’
和第一外侧墙105b
’
。具体过程包括如下步骤:
[0006]S111、参照图1(b)在衬底101和伪栅极104上方、伪栅极104的侧面均沉积第一内侧墙层105a,并蚀刻该第一内侧墙层105a,以暴露衬底101和伪栅极104,以在伪栅极 ...
【技术保护点】
【技术特征摘要】
1.一种半导体器件的制作方法,其特征在于,所述制作方法包括:提供一器件中间体,所述器件中间体包括:衬底、形成在所述衬底中的有源结构、形成在衬底上方的栅极结构以及形成在相邻两个栅极结构之间的第一介质层;其中,所述栅极结构包括伪栅极和抵接所述伪栅极两侧的栅极侧墙,所述栅极侧墙包括:伪侧墙和抵接所述伪侧墙两侧的预设第一侧墙,所述伪侧墙的上表面高于所述预设第一侧墙的上表面;移除所述伪侧墙,以形成第一开口并暴露预设第一侧墙的内壁;在所述预设第一侧墙和所述第一开口上方形成侧墙盖帽,以覆盖所述第一开口形成空气间隔层。2.根据权利要求1所述的制作方法,其特征在于,所述制作方法还包括:将所述伪栅极替换为金属栅极,且在所述侧墙盖帽、所述金属栅极和所述第一介质层三者上方形成第二介质层;沿所述第二介质层的上表面向所述第一介质层内形成空腔;在所述空腔中形成接触构件。3.根据权利要求1所述的制作方法,其特征在于,所述器件中间体的形成包括以下步骤:在所述衬底上形成所述有源结构、所述伪栅极以及抵接所述伪栅极的两侧的伪栅极侧墙;在所述衬底上方形成抵接相邻两个所述伪栅极侧墙的第一介质层;至少部分地移除所述伪栅极侧墙,以在所述衬底上方上形成第二开口;在所述第二开口的内壁、底部以及所述第一介质层和所述伪栅极上方均沉积第一侧墙层,并在所述第一侧墙层上方与所述第二开口内再沉积伪侧墙层;对所述伪侧墙层和所述第一侧墙层进行处理,以形成所述栅极结构。4.根据权利要求3所述的制作方法,其特征在于,所述对所述伪侧墙层和所述第一侧墙层进行处理,包括:移除形成在所述第一介质层和所述伪栅极上方的伪侧墙层,以暴露所述第一侧墙层及部分地移除形成在所述第二开口内的伪侧墙层,以使剩余在所述第二开口的伪侧墙层作为伪侧墙;移除形成在所述第一介质层和所述伪栅极上方的第一侧墙层以及部分移除形成在所述第二开口内的第一侧墙层,以使在所述第二开口内剩余的第一侧墙层作为所述预设第一侧墙。5.根据权利要求3所述的制作方法,其特征在于,所述对所述伪侧墙层和所述第一侧墙层进行处理,包括:移除形成在所述第一介质层和所述伪栅极上方的伪侧墙层,以暴露所述第一侧墙层;移除形成在所述第一介质层和所述伪栅极上方的第一侧墙层、部分移除形成在所述第二开口内的第一侧墙层和所述伪侧墙层,以使在所述第二开口内剩余的第一侧墙层、伪侧墙层分别作为所述预设第一侧墙和所述伪侧墙。6.根据权利要求3所述的制作方法,其特征在于,所述对所述伪侧墙层和所述第一侧墙层进行处理,包括:
移除形成在所述第一介质层和所述伪栅极上方的伪侧墙层和第一侧墙层,以暴露所述第一介质层和所述伪栅极;部分移除形成在所述第二开口内的第一侧墙层和伪侧墙层,以使在所述第二开口内剩余的第一侧墙层和伪侧墙层分别作为所述预设第一侧墙和所述伪侧墙。...
【专利技术属性】
技术研发人员:蔡尚元,林盈志,罗威扬,
申请(专利权)人:广州集成电路技术研究院有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。