自校准正交时钟产生器及其方法技术

一种正交时钟产生器及正交时钟产生方法，所述正交时钟产生器包含：一可变延迟时钟产生器，用来接收一第一时钟及一第三时钟，并根据一控制信号输出一第二时钟及一第四时钟，其中，该第一时钟及该第三时钟实质上相同，但是在时序上偏移该周期的一半；一正交相位误差检测器，用来接收该第一时钟、该第二时钟、该第三时钟及该第四时钟，并输出一第一相位检测信号及一第二相位检测信号，其中，该第一相位检测信号代表该第一时钟与该第二时钟之间的相对时序，以及该第二相位检测信号代表该第二时钟与该第三时钟之间的相对时序；以及一放大器，用来将该第一相位检测信号与该第二相位检测信号之间的差放大为该控制信号。信号之间的差放大为该控制信号。信号之间的差放大为该控制信号。

【技术实现步骤摘要】
自校准正交时钟产生器及其方法


[0001]本公开涉及正交时钟的产生，尤其涉及一种自校准正交时钟产生器，用来产生正交时钟的相位，且所述相位准确地间隔开。

技术介绍

[0002]本
技术人员知悉，时钟是在低准位和高准位之间周期性地来回切换的电压信号。两相时钟是具有两个相位的时钟，两个相位相差180度。正交时钟是具有四个相位的时钟，包含第一相位、第二相位、第三相位及第四相位，该四个相位在时间上均匀间隔。也就是说：第一、第二及第三相位分别领先第二、第三及第四相位90度。图1显示传统的多相滤波器100，其可以用来基于两相时钟产生正交时钟。如图所示，A1和A2是两相时钟的两个相位；B1、B2、B3、B4是中间正交时钟的四个相位；D1、D2、D3和D4是输出正交时钟的四个相位。多相滤波器100包含：四个电容器111、112、113及114；四个电阻器121、122、123及124；以及四个反相器131、132、133及134。电容器111和电阻器124形成第一高通滤波器，用以将A1滤波成B1。电阻器121和电容器112形成第一低通滤波器，用以将A1滤波成B2。电容器113和电阻器122形成第二高通滤波器，用以将A2滤波成B3。电阻器123和电容器114形成第二低通滤波器，用以将A2滤波成B4。反相器131、132、133、134用作缓冲器，并且被配置为分别接收B1、B2、B3及B4且输出D1、D2、D3及D4。
[0003]图1所示的多相滤波器100在现有技术中是众所周知的，因此在此不再详细说明。多相滤波器100的缺点是：第一高通滤波器(由电容器111和电阻器124组成)所引起的损耗导致B1的振幅小于A1的振幅；第一低通滤波器(由电阻器121和电容器112组成)导致B2的振幅小于A1的振幅；类似地，B3的振幅小于A2的振幅，以及B4的振幅小于A2的振幅。较小的振幅(如上所述)会导致信噪比(signal
‑
to
‑
noise ratio)下降。
[0004]美国专利10,469,061公开了一种可以基于两相时钟产生正交时钟的正交时钟产生器，该正交时钟产生器不需要使用会使两相时钟衰减并且不可避免地降低信噪比的滤波器。然而，该正交时钟产生器不能保证正交时钟的四个相位之间有准确的相对时序，即，不能保证四个相位在时间上准确地间隔开。
[0005]因此需要一种正交时钟产生器，其可以保证正交时钟的四个相位在时间上准确地间隔开。

技术实现思路

[0006]本专利技术的一实施例提供一种正交时钟产生器，包含一可变延迟时钟产生器、一正交相位误差检测器以及一放大器。可变延迟时钟产生器用来接收一第一时钟及一第三时钟，并根据一控制信号输出一第二时钟及一第四时钟，其中，该第一时钟和该第三时钟具有相同的周期和实质上相同的波形，但在时序上偏移该周期的一半。正交相位误差检测器用来接收该第一时钟、该第二时钟、该第三时钟及该第四时钟，并输出一第一相位检测信号及一第二相位检测信号，其中，该第一相位检测信号代表该第一时钟与该第二时钟之间的相
对时序，以及该第二相位检测信号代表该第二时钟与该第三时钟之间的相对时序。放大器用来将该第一相位检测信号与该第二相位检测信号之间的差放大为该控制信号。
[0007]本专利技术的另一实施例提供一种正交时钟产生方法，包含以下步骤：接收一第一时钟及一第三时钟，其中，该第一时钟和该第三时钟具有相同的周期和实质上相同的波形，但在时序上偏移该周期的一半；使用一可变延迟时钟产生器根据一控制信号来从该第一时钟及该第三时钟产生一第二时钟及一第四时钟；使用一正交相位误差检测器检测该第一时钟与该第二时钟之间的相对时序以及该第二时钟与该第三时钟之间的相对时序，来分别产生一第一相位检测信号及一第二相位检测信号；以及将该第一相位检测信号与该第二相位检测信号之间的差放大为该控制信号。
附图说明
[0008]图1显示现有的多相电路的示意图；
[0009]图2显示本公开一实施例的正交时钟产生器的示意图；
[0010]图3显示图2的正交时钟产生器的时序图；
[0011]图4显示可变延迟电路的示意图；
[0012]图5显示另一种可变延迟时钟产生器的示意图；以及
[0013]图6显示本公开一实施例的产生正交时钟的方法的流程图。
[0014]符号说明
[0015]100：多相滤波器
[0016]111,112,113,114,231,C1,C2：电容器
[0017]121,124,122,123,R1,R2,R3,R4,524：电阻器
[0018]131,132,133,134,410,420,430,440,521,522,523：反相器
[0019]B1,B2,B3,B4,X2a：中间时钟
[0020]D1,D2,D3,D4：输出时钟
[0021]200：正交时钟产生器
[0022]A1,A2,X1,X3,X2,X4：相位时钟
[0023]210,210a：可变延迟时钟产生器
[0024]VCTL：控制信号
[0025]220：正交相位误差检测器
[0026]221,222：相位检测器
[0027]Y1,Y3,Y2,Y4：逻辑信号
[0028]223,224：低通滤波器
[0029]Z1,Z2：相位检测信号
[0030]230：放大器
[0031]211,212,400,510：可变延迟电路
[0032]T：周期
[0033]D：延迟量
[0034]NG1,NG2,NG3,NG4：与非门(反及闸)
[0035]413,423,433：变容器
[0036]411,421,431,441：NMOS晶体管
[0037]412,422,432,442：PMOS晶体管
[0038]VDD：电源节点
[0039]520：单端至差分转换器
[0040]600：流程图
[0041]610,620,630,640：步骤
具体实施方式
[0042]本公开涉及正交时钟产生器。虽然说明书描述了本公开中实施本专利技术的数个示例性的实施例，但是应当理解，本专利技术可以以多种方式实现，并且不限于以下描述的特定示例或是实作所述示例的任何特征的特定方式。在其他情况下，为了专注于讨论本公开的各个层面，不显示或描述众所周知的细节。
[0043]本
技术人员理解本公开中所使用的与微电子有关的术语和基本概念，例如“电压”、“信号”、“时钟”、“相位”、“周期”、“反相器”、“传输门(transmission gate，传输闸)”、“与非门(NAND gate)”、“异或(exclusive
‑
OR，简称XOR)门”、“逻辑门”、“逻辑信号”、“两相时钟”、“四相时钟”、“电阻器”、“电容器”、“变容器(varactor)”、“低通滤波器”、“放大本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种正交时钟产生器，包含：一可变延迟时钟产生器，用来接收一第一时钟及一第三时钟，并根据一控制信号输出一第二时钟及一第四时钟，其中，该第一时钟和该第三时钟具有相同的一周期和相同的波形，但在时序上偏移该周期的一半；一正交相位误差检测器，用来接收该第一时钟、该第二时钟、该第三时钟及该第四时钟，并输出一第一相位检测信号及一第二相位检测信号，其中，该第一相位检测信号代表该第一时钟与该第二时钟之间的相对时序，以及该第二相位检测信号代表该第二时钟与该第三时钟之间的相对时序；以及一放大器，用来将该第一相位检测信号与该第二相位检测信号之间的差放大为该控制信号。2.如权利要求1所述的正交时钟产生器，其中，该可变延迟时钟产生器包含：一第一可变延迟电路，用来接收该第一时钟，并且以由该控制信号控制的一延迟来输出该第二时钟；以及一第二可变延迟电路，用来接收该第三时钟，并且以由该控制信号控制的一延迟来输出该第四时钟。3.如权利要求1所述的正交时钟产生器，其中，该可变延迟时钟产生器包含：一可变延迟电路，用来接收该第一时钟，并且以由该控制信号控制的一延迟来输出一中间时钟；以及一单端至差分转换器，用来接收该中间时钟并输出该第二时钟及该第四时钟。4.如权利要求1所述的正交时钟产生器，其中，该正交相位误差检测器包含：一第一相位检测器，包含一第一逻辑门并且用来接收该第一时钟和该第二时钟以及输出一第一逻辑信号；一第一低通滤波器，用来将该第一逻辑信号滤波为该第一相位检测信号；一第二相位检测器，包含一第二逻辑门并且用来接收该第二时钟和该第三时钟...

【专利技术属性】
技术研发人员：林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：