链式可编程延迟元件制造技术

延迟元件和多路复用器存在于可编程延迟元件中。每个可编程延迟元件具有延迟元件链，以用于产生该可编程延迟元件的时钟的相继延迟。每个可编程延迟元件具有第一多路复用器以用于在输入时钟和延迟元件链中的延迟元件输出之间进行选择，以产生可编程延迟元件的偏移时钟输出。在可编程延迟元件的至少子集中，每个可编程延迟元件具有第二多路复用器以在包括第一时钟和来自另一可编程延迟元件的延迟元件之一的第二时钟的时钟之间进行选择以产生可编程延迟元件的时钟。生可编程延迟元件的时钟。生可编程延迟元件的时钟。

【技术实现步骤摘要】
链式可编程延迟元件
[0001]相关申请的交叉引用
[0002]本申请要求于2021年2月2日提交的申请号为63/144,880、标题为“CHAINED PROGRAMMABLE DELAY ELEMENTS(链式可编程延迟元件)”的美国临时专利申请的优先权的权益，该美国临时专利申请通过引用并入本文。


[0003]本公开的
广义地涉及具有延迟元件和时钟信号的电子电路，更狭义地涉及具有延迟元件和时钟信号的现场可编程门阵列(FPGA)。

技术介绍

[0004]可编程延迟元件(PDE)通常用于现代现场可编程门阵列(FPGA)中，以将时钟信号延迟可以被配置的某一量。PDE可以用于满足设置和保持约束，而无需缩短或延长路线。PDE可以用于使时钟在数据路径的发射时钟(launch clock)上向前偏移(skew)，这具有提高该数据路径上的保持裕度(hold margin)的效果。相反，PDE可以用于使时钟在数据路径的捕获时钟上向前偏移，这具有提高建立裕度(setup margin)的效果。
[0005]为了实现最大的灵活性，在一些实施方式中，每个触发器(FF)具有其自己的PDE，该PDF具有广泛的可编程延迟值。然而，为了实现最小的面积，PDE被分摊(amortized)，使得多个FF共享PDF，并且PDF可能只有几个精心选择的可编程延迟值。FPGA架构师必须针对硅片面积来权衡时钟偏移灵活性。

技术实现思路

[0006]本文描述了电子电路装置、FPGA、一种操作集成电路的方法、一种CAD系统、一种CAD工具和具有指令的计算机可读介质的实施例。
[0007]一个实施例是一种电子电路装置。该装置在可编程延迟元件(PDE)中具有延迟元件和多路复用器。每个PDE具有延迟元件的子集和多路复用器的子集。每个PDE具有延迟元件链，用于产生PDE的时钟的相继延迟。每个PDE具有第一多路复用器，以用于在输入时钟和延迟元件链中的延迟元件输出之间进行选择，以产生该PDE的偏移时钟输出。至少PDE的子集中的每个PDE具有第二多路复用器。第二多路复用器用于在时钟之间进行选择，以产生用于该PDE的延迟元件链的时钟。由第二多路复用器选择的时钟包括作为PDE中的每个PDE的输入时钟的第一时钟，以及来自PDE中的另一个PDE的延迟元件之一的第二时钟。
[0008]一个实施例是一种操作具有多路复用器和延迟元件以提供偏移时钟的集成电路的方法。该方法包括：通过延迟元件链在多个可编程延迟元件(PDE)中的每个PDE中产生时钟的相继延迟。每个PDE具有集成电路的多路复用器和延迟元件的子集。该方法包括：通过第二多路复用器在至少第一时钟和第二时钟之间进行选择，以在至少PDE的子集中的每个PDE中产生用于PDE的延迟元件链的时钟。第二时钟来自另一PDE的延迟元件中的一个。该方法包括：通过第一多路复用器在输入时钟和延迟元件链中的延迟元件输出之间进行选择，
以在每个PDE中产生PDE的偏移时钟输出。
[0009]一个实施例是一种有形的、非暂时性的计算机可读介质。在该介质上有指令，该指令在由处理器执行时，使得处理器执行一种方法。该方法包括：对现场可编程门阵列(FPGA)进行编程，以在多个可编程延迟元件(PDE)中的每个PDE中通过延迟元件链产生时钟的相继延迟。每个PDE具有集成电路的多路复用器和延迟元件的子集。该方法包括：对FPGA进行编程，以在至少PDE的子集中的每个PDE中通过第二多路复用器在至少第一时钟和第二时钟之间进行选择，从而产生用于PDE的延迟元件链的时钟。第二时钟来自另一PDE的延迟元件中的一个。该方法包括：对FPGA进行编程，以通过第一多路复用器在输入时钟和延迟元件链中的延迟元件输出之间进行选择，从而在每个PDE中产生PDE的偏移时钟输出。
附图说明
[0010]通过下面给出的详细描述和本专利技术的各个实施例的附图，本文所描述的实施例将被更充分的理解，然而，这些实施例不应被视为将本专利技术限制到特定的实施例，而是仅用于解释和理解。
[0011]图1示出了具有四个PDE的链接(chaning)以提供具有单向链的四个偏移时钟的实施方式。
[0012]图2示出了具有四个PDE的链接以提供具有双向链的四个偏移时钟的实施方式。
[0013]图3示出了具有四个PDE的链接以提供具有循环双向链的四个偏移时钟的实施方式。
[0014]由图4A
‑
图4F示出了可以用于PDE的各种实施例的示例延迟元件。
[0015]图5示出了在通过使用CAD工具的CAD系统进行编程的FPGA中的PDE的实施例中，向时钟电路的分层结构提供偏移时钟的分层延迟元件链。
[0016]图6是电子电路装置的操作方法的流程图，该方法可以使用本文描述的实施例或由本文描述的实施例来实践。
具体实施方式
[0017]以下描述中，阐述了许多细节以提供对本专利技术的更透彻的说明。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节或者在具有这些具体细节的修改的情况下实践本专利技术。在其他情况下，以框图形式而不是详细地示出公知的结构和设备，以避免模糊本专利技术。
[0018]术语“多路复用器(multiplexer)”和“多工器(mux)”在本文中可互换地用于从多个输入之间进行选择并根据该选择驱动输出的电路。在各种实施例中，多路复用器或基于多路复用器的电路的输出驱动器可以与多路复用器集成或与多路复用器区别开。术语“时钟”在本文中用于应用于电子电路的符号表示(例如，电路图或CAD(计算机辅助设计)数据库)中的时钟信号、单个时钟、时钟的时钟对(例如，通常称为clock、clk、ck、c等)和反相时钟(例如，通常称为clockn、clkn、cn、nclock、clkbar等)、时钟输入、时钟输出、时钟线或时钟信号线，或电子电路(例如，集成电路(IC)、FPGA、印刷电路板、装置等)的物理实现中的时钟的物理实现，这视上下文而定。
[0019]在本文描述的实施例中，提供一种用于链接可编程延迟元件(PDE)以生成可以分
担具有多个离散偏移值和较高的最大偏移的成本的多个偏移时钟的方法，以及一种具有链接的PDE以生成多个偏移时钟的装置。
[0020]本文描述的实施例包括一种用于PDE的新颖的链接方案，从而能够支持更多数量的延迟值并且还能够实现更高的最大延迟值。在一个实施例中，每个PDE可以支持M个离散延迟值。在这种情况下，N个PDE的链可以支持多达M*N个延迟值，并且可以驱动多达N个不同的时钟线。这些时钟线共享链接的PDE，使得将N个PDE链接在一起的面积成本被分摊。
[0021]不同的链接策略产生不同的时钟灵活性。在一个实施例中，当一个时钟没有链接能力时，简单的单向链(见图1)允许一个时钟最大程度地受益于链接灵活性。双向链(见图2)允许更大的链接灵活性。循环链意味着每个生成的时钟都具有相同量的链接灵活性。循环链(见图3)可以是单向的或双向的。分层链(见图5)也可以用于获得本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子电路装置，包括：多个延迟元件；多个多路复用器；所述多个延迟元件和所述多个多路复用器位于多个可编程延迟元件即多个PDE中，其中每个PDE具有所述多个延迟元件的子集和所述多个多路复用器的子集，每个PDE具有延迟元件链，用于产生PDE的时钟的相继延迟，并且具有第一多路复用器，用于在输入时钟和所述延迟元件链中的延迟元件输出之间进行选择以产生PDE的偏移时钟输出；并且所述多个PDE的至少子集中的每个PDE具有第二多路复用器，用于在多个时钟之间进行选择，以产生PDE的所述延迟元件链的时钟，所述多个时钟包括作为所述多个PDE中的每个PDE的输入时钟的第一时钟和来自所述多个PDE中的另一PDE的延迟元件之一的第二时钟。2.根据权利要求1所述的电子电路装置，其中：所述多个PDE中的每一个包括所述延迟元件链中的三个延迟元件，以及作为所述第一多路复用器的四输入多路复用器，所述四输入多路复用器用于通过在所述第一时钟和所述三个延迟元件中的每一个的输出之间进行选择来产生PDE的偏移时钟输出；并且所述多个PDE位于现场可编程门阵列即FPGA中。3.根据权利要求1所述的电子电路装置，其中：所述多个PDE包括：第一PDE，具有第一延迟元件链以用于产生所述第一时钟的相继延迟；以及所述第一PDE的第一多路复用器，用于通过在所述第一时钟和所述第一延迟元件链的每个延迟元件的输出之间进行选择来产生所述第一PDE的偏移时钟输出；并且所述多个PDE中的、继所述第一PDE之后的每个相继PDE具有：延迟元件链；所述相继PDE的第二多路复用器，用于通过在所述第一时钟和位于前一PDE的延迟元件链的末端的最大延迟时钟之间进行选择来产生所述相继PDE的时钟；以及所述相继PDE的第一多路复用器，用于通过在所述第一时钟和所述相继PDE的延迟元件链中的每个延迟元件的输出之间进行选择来产生所述相继PDE的偏移时钟输出，从而使得所述多个PDE包括单向延迟元件链。4.根据权利要求1所述的电子电路装置，其中：所述多个PDE包括第一PDE、多个中间PDE和最末PDE，所述第一PDE具有：延迟元件链；所述第一PDE的第二多路复用器，用于通过在所述第一时钟和位于所述多个中间PDE中的较低一个中间PDE的延迟元件链的末端的最大延迟之间进行选择来产生所述第一PDE的时钟；以及所述第一PDE的第一多路复用器，用于通过在所述第一时钟和所述第一PDE的延迟元件链中的每个延迟元件的输出之间进行选择来产生所述第一PDE的偏移时钟输出；所述多个中间PDE中的每个中间PDE具有：延迟元件链；所述中间PDE的第二多路复用器，用于通过在所述第一时钟和位于前一PDE的延迟元件链的末端处的最大延迟时钟之间进行选择来产生所述中间PDE的时钟；以及所述中间PDE的第一多路复用器，用于通过在所述第一时钟和所述中间PDE的延迟元件链中的每个延迟元件的输出之间进行选择来产生所述中间PDE的偏移时钟；并且所述最末PDE具有：延迟元件链；所述最末PDE的第二多路复用器，用于通过在所述第一个时钟和位于所述多个中间PDE中的较高一个中间PDE的延迟元件链的末端处的最大延迟之间进行选择来产生所述最末PDE的时钟；以及第一多路复用器，用于通过在所述第一时钟和所述最末PDE的延迟元件链中的每个延迟元件的输出之间进行选择来产生所述最末PDE
的偏移时钟输出，从而使得所述多个PDE包括双向延迟元件链。5.根据权利要求1所述的电子电路装置，其中：所述多个PDE中的每个PDE具有：延迟元件链、所述PDE的第二多路复用器，用于通过在所述第一时钟和位于前一PDE的延迟元件链的末端处的最大延迟时钟之间进行选择来产生所述PDE的时钟；以及所述PDE的第一多路复用器，用于通过在所述第一时钟和所述PDE的延迟元件链中的每个延迟元件的输出之间进行选择来产生所述PDE的偏移时钟输出，从而使得所述多个PDE包括单向循环延迟元件链。6.根据权利要求1所述的电子电路装置，其中：所述多个PDE中的每个PDE具有：延迟元件链；所述PDE的第二多路复用器，用于通过在所述第一时钟、位于另一第一PDE的延迟元件链的末端处的最大延迟时钟以及位于另一第二PDE的延迟元件链的末端处的最大延迟时钟之间进行选择来产生所述PDE的时钟；以及所述PDE的第一多路复用器，用于通过在所述第一时钟和所述PDF的延迟元件链中的每个延迟元件的输出之间进行选择来产生所述PDE的偏移时钟输出，从而使得所述多个PDE包括双向循环延迟元件链。7.根据权利要求1所述的电子电路装置，进一步包括：选择逻辑，用于控制所述多个多路复用器根据延迟元件和PDE的偏移时钟输出来选择用于以下各项的多个延迟：将一个或多个独立时钟路由到独立时钟电路，将一个或多个组时钟路由到时钟电路组，以及将一个或多个主时钟路由到多个时钟电路，从而使得所述多个PDE包括向分层结构中的时钟电路提供偏移时钟的分层延迟元件链。8.一种操作具有多路复用器和延迟元件的集成电路以提供偏移时钟的方法，所述方法包括：在具有所述集成电路的所述多路复用器和所述延迟元件的子集的多个可编程延迟元件即多个PDE中的每个PDE中，通过延迟元件链产生时钟的相继延迟；在所述多个PDE的至少子集中的每个PDE中，通过第二多路复用器在至少第一时钟和来自所述多个PDE中的另一PDE的延迟元件之一的第二时钟之间进行选择，以产生所述PDE的延迟元件链的时钟；以及在所述多个PDE中的每个PDE中，通过第一多路复用器在输入时钟和所述延迟元件链中的延迟元件输出之间进行选择，以产生所述PDE的偏移时钟输出。9.根据权利要求8所述的方法，其中：通过所述延迟元件链产生所述相继延迟包括：通过三个延迟元件来产生所述相继延迟；并且通过所述第一多路复用器进行选择包括：通过四输入多路复用器在所述第一时钟和所述三个延迟元件中的每个延迟元件的输出之间进行选择，以产生所述PDE的偏移时钟输出。10.根据权利要求8所述的方法，其中：在所述多个PDE中的第一PDE中通过所述第一多路复用器进行选择包括：在所述第一时钟和所述第一延迟元件链的每个延迟元件的输出之间进行选择，以产生所述第一PDE的偏移时钟输出；在所述第一PDE中产生所述时钟的相继延迟包括：通过所述第一延迟元件链产生所述第一时钟的相继延迟；
在所述多个PDE中的、继所述第一PDE之后的每个相继PDE中通过所述第二多路复用器进行选择包括：在所述第一时钟和位于前一PDE的延迟元件链的末端处的最大延迟时钟之间进行选择，以产生所述相继PDE的时钟；以及在所述多个PDE中的、继所述第一PDE之后的每个相继PDE中通过所述第一多路复用器进行选择包括：在所述第一时钟和所述相继PDE中的所述延迟元件链的每个延迟元件的输出之间进行选择，以产生所述相继PDE的偏移时钟输出，从而使得所述多个PDE包括单向延迟元件链。11.根据权利要求8所述的方法，其中：在所述多个PDE中的第一PDE中通过所述第二多路复用器进行选择包括：在所述第一时钟和位于多个中间PDE中的较低一个PDE的延迟元件链的末端处的最大延迟之间进行选择，以产生所述第一PDE的时钟；在所述第一PDE中通过所述第一多路复用器进行选择包括：在所述第一时钟和所述第一PDE中的延迟元件链的每个延迟元件的输出之间进行选择，以产生所述第一PDE的偏移时钟输出；在多个中间PDE中的每个PDE中通过所...

【专利技术属性】
技术研发人员：马塞尔，
申请(专利权)人：EFINIX有限公司，
类型：发明
国别省市：