半导体器件工艺方法技术

本发明专利技术公开了一种半导体器件的工艺方法，基于存在台阶的多晶硅刻蚀，在沉积多晶硅之前，先在具有台阶的薄膜表面沉积一层介质层，然后在介质层刻蚀之后再沉积多晶硅层。本发明专利技术所述的半导体器件的工艺方法，针对台阶状表面刻蚀工艺时在台阶角落存在刻蚀残留的问题，先形成一次其他介质层的斜坡将台阶角落充填，然后再沉积相应的薄膜，对薄膜刻蚀的时候由于台阶已被斜坡填充，薄膜的刻蚀更加彻底，解决了刻蚀残留的问题。刻蚀残留的问题。刻蚀残留的问题。

【技术实现步骤摘要】
半导体器件工艺方法
[0001]

[0002]本专利技术涉及半导体器件领域，特别是指一种半导体器件的工艺方法。
[0003]
技术介绍

[0004]IGBT(Insulated Gate Bipolar Transistor)绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,其开关速度虽较功率MOS低，但远高于BJT，又因是电压控制器件，控制电路简单，稳定性好，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。
[0005]对于IGBT器件中同时集成有温度传感器的产品，传感器的多晶硅刻蚀会在栅极多晶硅的台阶结构侧壁角落的位置形成多晶硅残留的问题，如图1及图2所示，图1所示是传感器多晶硅淀积之后，图2所示的传感器多晶硅干法刻蚀之后。在随后的湿法过程中这些残余的多晶硅掉落，进而在晶圆面内形成严重的颗粒杂质缺陷。
[0006]现在一种基本的解决办法是先定义传感器多晶硅图形，再定义栅极多晶硅图形。但这个方案传感器多晶硅只能布局在栅极多晶硅的上方，与Si相隔了栅极多晶硅，与预期中直接安排在Si上，传感器多晶硅的温控系数需要重新计算，且灵敏度变差。
[0007]
技术实现思路

[0008]本专利技术所要解决的技术问题在于提供一种半导体器件的工艺方法，主要解决多晶硅刻蚀后的残留问题。
[0009]为解决上述问题，本专利技术所述的一种半导体器件的工艺方法，基于存在台阶的多晶硅刻蚀，在沉积多晶硅之前，先在具有台阶的薄膜表面沉积一层介质层，然后在介质层刻蚀之后再沉积多晶硅层。
[0010]进一步地，所述的介质层在沉积之前，还能先沉积一层过渡层。
[0011]进一步地，所述的介质层的厚度大于后续沉积的多晶硅层；所述介质层的厚度不小于10000
Å
。
[0012]本专利技术所述的半导体器件的工艺方法，包含如下的工艺步骤：第一步，提供一晶圆，所述晶圆上覆盖的薄膜形成有台阶；所述形成台阶的最上一层薄膜为第一氧化层；然后在第一氧化层表面先沉积一层过渡层，然后在所述过渡层上淀积一层介质层；第二步，对介质层进行刻蚀，去除晶圆表面的介质层；由于台阶对刻蚀的影响，台阶的侧壁角落存在介质层残留使台阶处形成斜坡；第三步，去除晶圆表面的过渡层，再在晶圆表面沉积一层多晶硅层；第四步，执行多晶硅层的刻蚀，形成多晶硅层的预定图形。
[0013]进一步地，所述的过渡层为氮化硅，其厚度为8K
Å
；所述的介质层的厚度越厚，形成的斜坡越平缓。
[0014]进一步地，所述的介质层为氧化硅，厚度为10K
Å
。
[0015]进一步地，所述的介质层刻蚀采用干法刻蚀工艺，并进行过刻蚀。
[0016]进一步地，所述的多晶硅层的厚度为6K
Å
。
[0017]进一步地，所述的多晶硅层的刻蚀采用干法刻蚀工艺，刻蚀完成之后多晶硅层在台阶处无残留。
[0018]本专利技术所述的半导体器件的工艺方法，针对台阶状表面刻蚀工艺时在台阶角落存在刻蚀残留的问题，先形成一次其他介质层的斜坡将台阶角落充填，然后再沉积相应的薄膜，对薄膜刻蚀的时候由于台阶已被斜坡填充，薄膜的刻蚀更加彻底，解决了刻蚀残留的问题。
[0019]附图说明
[0020]图1～2 是现有工艺对台阶形貌的薄膜刻蚀形成残留的示意图。
[0021]图3 是现有工艺中薄膜淀积后的形貌图。
[0022]图4～7 是本专利技术工艺步骤示意图。
[0023]图8 是本专利技术工艺步骤流程图。
[0024]附图标记说明1是传感器多晶硅，2是氧化硅绝缘层，3是栅极多晶硅（IGBT），4是栅介质层，5是硅衬底，6是过渡层，7是介质层。
[0025]具体实施方式
[0026]以下结合附图给出本专利技术的具体实施方式，对本专利技术中的技术方案进行清楚、完整的描述，但本专利技术不限于以下的实施方式。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本专利技术实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0027]应当理解，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0028]本专利技术所述的一种半导体器件的工艺方法，基于存在台阶的多晶硅刻蚀，在沉积
多晶硅之前，先在具有台阶的薄膜表面先沉积一层过渡层，然后沉积介质层，然后在介质层刻蚀之后再沉积多晶硅层。
[0029]通过介质层刻蚀将台阶变成斜坡之后再进行多晶硅层的淀积与刻蚀。
[0030]具体来说，以刻蚀多晶硅薄膜为例，包含如下的工艺步骤：第一步，提供一晶圆，所述晶圆上覆盖的薄膜形成有台阶。如图4所示，为一种集成有温度传感器的IGBT器件的工艺过程中的剖面图，3为IGBT器件的栅极多晶硅，2为氧化层，4为栅介质层。所述形成台阶的最上一层薄膜为氧化层2；然后在氧化层2表面先沉积一层过渡层6，然后在所述过渡层上淀积一层介质层7。本实施例中过渡层采用氮化硅材质，其厚度为800
Å
左右，然后在氮化硅表面淀积10K
Å
厚度的氧化硅介质层。介质层的厚度越厚，后期形成斜坡的坡度越平缓。但沉积越厚的介质层所需工时越长，需要综合考虑取值。
[0031]第二步，对所述介质层7进行刻蚀，去除晶圆表面的介质层。由于台阶对刻蚀的影响，台阶的侧壁角落存在介质层残留使台阶处形成斜坡。如图5所示，原来存在的台阶在刻蚀之后台阶下的介质层残留填补了台阶角落，台阶被抹成斜坡。刻蚀采用干法刻蚀工艺，并适当进行过刻蚀，修饰形貌。
[0032]第三步，如图6所示，去除晶圆表面的过渡层6，再在晶圆表面沉积一层多晶硅层1。在本实施例中，该多晶硅层1为IGBT器件中集成的温度传感器的栅极多晶硅，沉积的多晶硅层1的厚度约为6K
Å
,由于台阶处已经变成斜坡，因此6K
Å
厚度的多晶硅层在台阶的斜坡上变得更加平缓，淀积完后整体表面的平整度增加。
[0033]第四步，如图7所示，执行多晶硅层1的刻蚀，形成多晶硅层的预定图形。本实施例中形成温度传感器的多晶硅栅极。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的工艺方法，其特征在于：基于存在台阶的多晶硅刻蚀，在沉积多晶硅之前，先在具有台阶的薄膜表面沉积一层介质层，然后在介质层刻蚀之后再沉积多晶硅层。2.如权利要求1所述的半导体器件的工艺方法，其特征在于：所述的介质层在沉积之前，还能先沉积一层过渡层。3.如权利要求1所述的半导体器件的工艺方法，其特征在于：所述的介质层的厚度大于后续沉积的多晶硅层；所述介质层的厚度不小于10000
Å
。4.如权利要求1所述的半导体器件的工艺方法，其特征在于：包含如下的工艺步骤：第一步，提供一晶圆，所述晶圆上覆盖的薄膜形成有台阶；所述形成台阶的最上一层薄膜为第一氧化层；然后在第一氧化层表面先沉积一层过渡层，然后在所述过渡层上淀积一层介质层；第二步，对介质层进行刻蚀，去除晶圆表面的介质层；由于台阶对刻蚀的影响，台阶的侧壁角落存在介质层残留使台阶处...

【专利技术属性】
技术研发人员：赵伯宁，沈浩峰，杨毓龙，陈兆轩，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：