一种用于碳基集成电路的静电防护方法技术

本申请涉及半导体技术领域，尤其涉及一种用于碳基集成电路的静电防护方法，所述方法包括，准备硅衬底；使用所述硅衬底制备静电防护电路和与所述碳基集成电路互联的窗口；在所述静电防护电路上制备碳纳米管；使用所述碳纳米管制备所述碳基集成电路；将所述静电防护电路与所述碳基集成电路互联。通过本申请提供的方法，实现对碳基集成电路的静电防护，同时能避免传统片上静电防护设计需占据片上面积、浪费片上资源的问题。片上资源的问题。片上资源的问题。

【技术实现步骤摘要】
一种用于碳基集成电路的静电防护方法


[0001]本申请涉及半导体
，尤其涉及一种用于碳基集成电路的静电防护方法。

技术介绍

[0002]静电在自然界中无处不在，当芯片的外部环境或者芯片内部集聚静电荷，静电荷通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流(峰值可达数安培)或电压，造成集成电路损坏，芯片功能失效。
[0003]碳基，是一种由呈六边形排列的碳原子构成的单层或者多层圆管。在制备高性能晶体管方面，它具有超高的电子和空穴迁移率、原子尺度的厚度、以及稳定的结构等优势。碳基集成电路技术是用碳基来制造芯片的核心元器件——晶体管，其运算速度是同尺寸硅材料制作的晶体管的5倍，而能耗不到其五分之一，但在碳基集成电路中，碳基由于碳膜薄、导通能力低、散热差等碳膜材料的限制，导致碳基集成电路的静电防护非常困难；此外，使用传统方式对电路进行静电防护设计需占据片上面积，浪费片上资源。

技术实现思路

[0004]为了对碳基集成电路进行静电防护，保护芯片功能不受损坏，同时节约片上资源，
[0005]第一方面，本申请提供了一种用于碳基集成电路的静电防护方法，包括，准备硅衬底；
[0006]使用所述硅衬底制备静电防护电路和与所述碳基集成电路互联的窗口；
[0007]在所述静电防护电路上制备碳纳米管；
[0008]使用所述碳纳米管制备所述碳基集成电路；
[0009]将所述静电防护电路与所述碳基集成电路互联。
[0010]进一步，所述硅衬底包括表层或中层含有硅层的材料。
[0011]进一步，所述使用所述硅衬底制备静电防护电路包括，
[0012]采用包括光刻、注入、沉积金属的工艺，使用所述硅衬底制备所述静电防护电路的架构。
[0013]进一步，所述静电防护电路的架构包括，全局防护架构，或局域防护架构，或选择部分器件进行静电防护的架构。
[0014]进一步，所述制备所述碳纳米管包括采用化学气相沉积法或溶液法制备所述碳纳米管。
[0015]进一步，所述使用所述碳纳米管制备所述碳基集成电路包括，采用包括光刻、刻蚀、原子层沉积、离子溅射的工艺制备所述碳基集成电路。
[0016]进一步，所述将所述静电防护电路与所述碳基集成电路互联包括，使用一层或多层金属布线，采用版图布线的方式连接所述静电防护电路与所述碳基集成电路。
[0017]第二方面，本申请提供了一种用于碳基集成电路的静电防护，所述系统包括：
[0018]第一材料模块，用于准备硅衬底；
[0019]静电防护电路制备模块，用于使用所述硅衬底制备静电防护电路和与所述碳基集成电路互联的窗口；
[0020]第二材料模块，用于在所述静电防护电路上制备碳纳米管；
[0021]碳基集成电路制备模块，用于使用所述碳纳米管制备所述碳基集成电路；
[0022]互联模块，用于将所述静电防护电路与所述碳基集成电路互联。
[0023]第三方面，本申请提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如第一方面任一所述的方法步骤。
[0024]第四方面，本申请提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如第一方面中任一所述的方法步骤。
[0025]有益效果：
[0026]本申请首先准备具有静电防护功能的材料作为硅衬底，通过对碳基集成电路的硅衬底进行工艺预处理的方式，在硅衬底上制备出静电防护电路的关键器件结构，以及与所述碳基集成电路互联的窗口；而后制备碳纳米管，并使用所述碳纳米管制备所述碳基集成电路；最后将将所述静电防护电路与所述碳基集成电路通过所述窗口进行互联，实现对碳基集成电路的静电防护，同时能避免在静电防护设计时，需占据片上面积、浪费片上资源的问题。
附图说明
[0027]为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1是本申请实施例1提供的方法流程示意图；
[0029]图2是本申请实施例1提供的全局静电防护电路原理图；
[0030]图3是本申请实施例1提供的局域静电防护电路原理图
[0031]图4是本申请实施例3中电子结构设备示意图。
具体实施方式
[0032]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
[0033]实施例1
[0034]有效的ESD(Electron Static Disc harge，静电放电)使防护器件能在静电事件中快速开启并泄放安培级别电流，同时箍位端口或者电源/地之间的电压至核心电路击穿电压以下，达到保护核心电路不受静电损伤的目的，而在电路正常工作时，静电防护器件必须处于关闭状态，不影响电路的功能。而碳基集成电路中由于缺乏能够承受ESD电流的防护器件，难以像硅基集成电路那样实现片上静电防护电路设计。
[0035]为了解决碳基集成电路的静电防护问题，本专利技术提出了一种用于碳基集成电路的静电防护方法，该静电防护方法能够对静电敏感的碳基集成电路进行静电防护，有效抑制此类集成电路发生静电损伤，有助于保证集成电路的可靠性。
[0036]实施例1提供一种用于碳基集成电路的静电防护方法，结合附图1，主要包括以下步骤：
[0037]S1，准备硅衬底；
[0038]S2，使用所述硅衬底制备静电防护电路和与所述碳基集成电路互联的窗口；
[0039]S3，在所述静电防护电路上制备碳纳米管；
[0040]S4，使用所述碳纳米管制备所述碳基集成电路；
[0041]S5，将所述静电防护电路与所述碳基集成电路互联；
[0042]下面结合具体实施方式对申请提供的方法进行详细说明：
[0043]S1，准备硅衬底；
[0044]所述硅衬底包括表层或中层含有硅层的材料，如单晶硅Si，或绝缘体上硅SOI、金刚石上硅、SiC上硅等，适合制备碳基集成电路的材料；
[0045]S2，使用所述硅衬底制备静电防护电路和与所述碳基集成电路互联的窗口；
[0046]通过常规的硅基器件与电路制备工艺，对所述硅衬底进行硅基工艺的加工，包括衬底清洗、N/P阱光刻、N/P阱注入、N+/P+重掺光刻、N+/P+重掺注入、接触窗口光刻，从而在衬底上实现硅基静电防护电路中需要的二极管、SCR、电阻等结构的制备，完成静电防护电路制备；
[0047]该静电防护电路的架构包括如附图2所示的全局防护架构，或如附图3所示的局域防护架构，或选择其中的部分器件进行静电防护的架构；
[0048]使用到的防护器件主要为二极管、SCR结构，器件制备过程只需要对衬底进行阱注入、重掺注入等工艺过程，不需要额本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于碳基集成电路的静电防护方法，其特征在于，包括，准备硅衬底；使用所述硅衬底制备静电防护电路和与所述碳基集成电路互联的窗口；在所述静电防护电路上制备碳纳米管；使用所述碳纳米管制备所述碳基集成电路；将所述静电防护电路与所述碳基集成电路互联。2.如权利要求1所述的一种用于碳基集成电路的静电防护方法，其特征在于，所述硅衬底包括表层或中层含有硅层的材料。3.如权利要求1所述的一种用于碳基集成电路的静电防护方法，其特征在于，所述使用所述硅衬底制备静电防护电路包括，采用包括光刻、注入、沉积金属的工艺，使用所述硅衬底制备所述静电防护电路的架构。4.如权利要求3所述的一种用于碳基集成电路的静电防护方法，其特征在于，所述静电防护电路的架构包括，全局防护架构，或局域防护架构，或选择部分器件进行静电防护的架构。5.如权利要求1所述的一种用于碳基集成电路的静电防护方法，其特征在于，所述制备所述碳纳米管包括采用化学气相沉积法或溶液法制备所述碳纳米管。6.如权利要求1所述的一种用于碳基集成电路的静电防护方法，其特征在于，所述使用所述碳纳米管制备所述碳基集成电路包括，采用包括光刻...

【专利技术属性】
技术研发人员：李晓静，曾传滨，李多力，陆芃，李博，赵发展，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：