一种集成电路、芯片及电子设备制造技术

本申请实施例提供一种集成电路、芯片及电子设备，涉及微电子电路技术领域，可以改善因静电放电导致的集成电路失效。集成电路，包括：衬底以及设置在衬底上的晶体管；晶体管的栅极与开关器件的第一端耦合，开关器件的第二端与接地端耦合；其中，开关器件被配置为在控制端接收的控制信号的控制下处于导通状态或断开状态；开关器件在导通状态将晶体管的栅极的静电电压传输至接地端；或者，开关器件在断开状态将晶体管的栅极与接地端断路。态将晶体管的栅极与接地端断路。态将晶体管的栅极与接地端断路。

【技术实现步骤摘要】
一种集成电路、芯片及电子设备


[0001]本申请涉及微电子电路
，尤其涉及一种集成电路、芯片及电子设备。

技术介绍

[0002]目前，在集成电路的组装加工过程中(例如贴片至封装基板过程中)常会产生静电放电(electro
‑
static discharging，ESD)，而静电放电通常是有害且无法消除的，静电放电有可能会损坏集成电路。例如，集成电路的信号电极(电极pad、引脚pin等)在组装加工过程中会产生静电，而静电放电电流可能会从集成电路中与信号电极耦合的晶体管泄放，从而导致集成电路中与信号电极耦合的晶体管损坏，进而导致集成电路失效。尤其，对于采用异质外延方式在衬底上采用与衬底的材料不同的III族氮化物材料外延形成沟道层的高电子迁移率晶体管(high electron mobility transistor，HEMT)，在工作时，这类晶体管的栅极泄露电流较大。当ESD事件发生在栅极上时，栅极承受ESD脉冲的物理结构几乎只有栅介质层和势垒层。当通过电流大于一定值后，该栅介质层将被击穿，引起器件失效。

技术实现思路

[0003]本申请实施例提供一种集成电路、芯片及电子设备，可以改善因静电放电导致的集成电路失效。
[0004]为达到上述目的，本申请采用如下技术方案：
[0005]第一方面，提供一种集成电路。该集成电路可以为是裸芯、裸片或晶粒(die)的形式。该集成电路，其特征在于，包括：衬底以及设置在所述衬底上的晶体管；所述晶体管的栅极与开关器件的第一端耦合，所述开关器件的第二端与接地端耦合；其中，所述开关器件被配置为在控制端接收的控制信号的控制下处于导通状态或断开状态；所述开关器件在导通状态将所述晶体管的栅极的静电电压传输至所述接地端；或者，所述开关器件在断开状态将所述晶体管的栅极与所述接地端断路。这样，在将集成电路贴片至封装基板的过程中，通过将集成电路上的开关器件配置为导通状态，将晶体管的栅极G的静电电压V
ESD
传输至接地端GND；能够有效的避免静电放电将晶体管击穿，导致集成电路失效，此外在将集成电路贴片至封装基板后，通过将集成电路上的开关器件配置为断开状态，确保了将晶体管的栅极G和接地端GND断路，从而确保了晶体管在工作中的正常功能。此外，在将集成电路贴片至封装基板之前的在片筛选阶段，在控制电极Pm施加控制信号使得开关器件处于关断状态，这样晶体管的栅极G和接地端GND处于断路状态，则可以在晶体管的栅极G连接的栅电极上施加测试信号，并通过检测漏极D的输出信号实现晶体管的在片筛选；在将集成电路贴片至封装基板的贴片过程中，在控制电极施加控制信号使得开关器件处于导通状态(或者开关器件的另一状态是常通状态，可以理解的是开关器件例如HEMT的一个状态为常通状态时，对其栅极施加控制信号可以改变HEMT的状态切换为关断状态，则在开关器件为常通状态下，其栅极可以不加任何控制信号，或者控制信号为0)，这样晶体管的栅极G和接地端GND通过开关器件短路，通过开关器件将晶体管的栅极G的静电电压V
ESD
传输至接地端GND；在将集成
电路贴片至封装基板后，为了确保晶体管正常工作需要将晶体管的栅极G和接地端GND断路，因此通过控制信号将开关器件断开，实现将晶体管的栅极G和接地端GND断路。
[0006]在一种可能的实现方式中，所述开关器件的控制端与控制电极耦合，所述控制电极被配置为接收所述控制信号。
[0007]在一种可能的实现方式中，所述晶体管的栅极还与栅电极耦合，所述晶体管的栅极与所述栅电极通过过孔电连接。由于晶体管的栅极在通常时覆盖在保护层内部的，因此为了实现晶体管的栅极与其他部件例如封装基板连接，因此通常需要在保护层外侧制作电极(栅电极)与晶体管的栅极连接，从而在将集成电路通过贴片方式与其他部件例如封装基板连接时，保护层外侧的电极(栅电极)与封装基板上的电极形成连接，从而实现PCB向集成电路提供信号或者将集成电路输出的信号传输至PCB。
[0008]在一种可能的实现方式中，所述开关器件包括耗尽型HEMT，所述耗尽型HEMT的第一有源极耦合所述接地端、所述耗尽型HEMT的第二有源极耦合所述晶体管的栅极，所述耗尽型HEMT的栅极耦合控制电极，其中所述控制电极与所述耗尽型HEMT的栅极通过过孔电连接；所述耗尽型HEMT处于导通状态，或者所述耗尽型HEMT的栅极接收所述控制电极传输的第一控制电压，并且所述耗尽型HEMT在所述第一控制电压的控制下处于断开状态。其中，耗尽型HEMT的源极S可以理解为第一有源极，耗尽型HEMT的漏极D可以理解为第二有源极，在一种实施例中，耗尽型HEMT的源极S耦合至静电释放导线的第一端，耗尽型HEMT的漏极D耦合至晶体管的栅极；在另一种实施例中，还可以耗尽型HEMT的漏极D耦合至静电释放导线的第一端，耗尽型HEMT的源极S耦合至至晶体管的栅极。此外，在将集成电路贴片至封装基板的贴片过程中，由于会将上述的各个电极(栅电极及控制电极封装起来，因此该过程中无法通过探针在控制电极施加控制信号。此外，如果可以在控制电极通过探针方式施加控制信号的话，ESD也会直接通过探针释放，并不存在静电放电问题。因此开关器件的可以为耗尽型HEMT，由于耗尽型HEMT在栅极不施加信号时(或控制信号为0)为常通状态，对于耗尽型HEMT，栅极不加电压时就有足够的二维电子气浓度，因此耗尽型HEMT的源极S和漏极D常通状态，关断耗尽型HEMT就要在耗尽型HEMT的栅极G加负电压，在耗尽型HEMT的栅极G提供的负电压小于阈值电压时耗尽型HEMT关断，耗尽型HEMT的栅极G的负电压产生一个和内建电场相反的电场，减轻势垒层/沟道层异质结界面能带弯曲，减小三角形势阱深度，从而减小二维电子气浓度。因此，在将集成电路贴片至封装基板的贴片过程中可以通过常通状态的耗尽型HEMT将晶体管的栅极G的静电电压V
ESD
传输至接地端GND。
[0009]在一种可能的实现方式中，所述晶体管和/或所述开关器件包括鳍栅结构的晶体管。
[0010]在一种可能的实现方式中，所述晶体管的沟道层包括Ⅲ族氮化物。
[0011]在一种可能的实现方式中，所述晶体管的沟道层包括与所述衬底不同的材料，所述沟道层位于所述衬底上。
[0012]在一种可能的实现方式中，所述耗尽型HEMT的沟道层和势垒层包括Ⅲ族氮化物。
[0013]在一种可能的实现方式中，所述耗尽型HEMT的栅介质层的厚度大于晶体管的栅介质层的厚度。在将集成电路贴片至封装基板的贴片过程中，控制电极Pm也会聚集静电电荷，因此耗尽型HEMT的栅极也存在ESD问题，为了降低耗尽型HEMT的栅介质层和势垒层被击穿的风险，耗尽型HEMT的栅介质层设置的足够厚。如为了能抗住的100V ESD，栅介质层厚度约
为200nm。耗尽型HEMT的栅介质层与晶体管的栅介质层采用相同材料时，耗尽型HEMT的栅介质层的厚度大于晶体管的栅介质层的厚度。
[0014]在一种可能的实现方式中，所述耗尽型本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，包括：衬底以及设置在所述衬底上的晶体管；所述晶体管的栅极与开关器件的第一端耦合，所述开关器件的第二端与接地端耦合；其中，所述开关器件被配置为在控制端接收的控制信号的控制下处于导通状态或断开状态；所述开关器件在导通状态将所述晶体管的栅极的静电电压传输至所述接地端；或者，所述开关器件在断开状态将所述晶体管的栅极与所述接地端断路。2.根据权利要求1所述的集成电路，其特征在于，所述开关器件的控制端与控制电极耦合，所述控制电极被配置为接收所述控制信号。3.根据权利要求1所述的集成电路，其特征在于，所述晶体管的栅极还与栅电极耦合，所述晶体管的栅极与所述栅电极通过过孔电连接。4.根据权利要求1所述的集成电路，其特征在于，所述开关器件包括耗尽型HEMT，所述耗尽型HEMT的第一有源极耦合所述接地端、所述耗尽型HEMT的第二有源极耦合所述晶体管的栅极，所述耗尽型HEMT的栅极耦合控制电极；所述耗尽型HEMT处于导通状态，或者所述耗尽型HEMT的栅极接收所述控制电极传输的第一控制电压，并且所述耗尽型HEMT在所述第一控制电压的控制下处于断开状态。5.根据权利要求1所述的集成电路，其特征在于，所述晶体管和/或所述开关器件包括鳍栅结构的晶体管。6.根据权利要求1
‑
5任一项所述的集成电路，其特征在于，所述晶体管的沟道层包括Ⅲ族氮化物。7.根据权利要求1
‑
5任一...

【专利技术属性】
技术研发人员：张湘辉，张译，张亚文，吴磊，吴剑锋，滕照宇，李挺钊，张彬彬，王强，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：