电路板及使用电路板的电子装置制造方法及图纸

本发明专利技术公开一种电路板及使用电路板的电子装置。电子装置的电路板具有集成电路器件设置区以及电子器件设置区。电路板包括第一外线路层以及内线路层。第一外线路层包括多条第一信号线路以及至少一个接地延伸部。多条第一信号线路与至少一个接地延伸部从集成电路器件设置区延伸至电子器件设置区。内线路层包括接地部分以及至少一条内信号线路。接地部分定义开口区域，至少一条内信号线路从集成电路器件设置区下方延伸至电子器件设置区下方，并位于开口区域内。接地延伸部与开口区域在电路板的厚度方向上相互重叠。厚度方向上相互重叠。厚度方向上相互重叠。

【技术实现步骤摘要】
电路板及使用电路板的电子装置


[0001]本专利技术涉及一种电路板及使用电路板的电子装置，特别是涉及一种可高速传输信号的电路板及使用电路板的电子装置。

技术介绍

[0002]在现有的电子装置中，集成电路封装器件(如:片上系统)被设置在电路基板上，并通过电路基板而电连接到其他电子器件，如：存储器器件。在现有技术中，电路基板通常包括四层导电层，其中位于内层的两层导电层分别作为电源平面(power plane)与接地平面(ground plane)，而位于最外侧的两层导电层，是用以建立集成电路封装器件与电子器件之间的电连接。
[0003]具体而言，位于电路基板最外侧的每一导电层都会包括多条信号走线以及多条接地走线，以在集成电路封装器件与其它电子器件之间传递信号。为了减少信号走线之间的串扰，并维持信号完整性，其中一个现有技术手段是使多条信号走线与多条接地走线符合接地－信号－信号－接地(G
‑
S
‑
S
‑
G)的配置。
[0004]随着电子产品逐渐朝向轻薄短小的趋势发展，电路基板的体积也需要被进一步缩减。然而，在现有技术中，进一步缩减电路基板的体积，可能需要减少接地走线的数量。如此，两条紧邻的信号走线之间的串扰会更加严重。若要降低信号走线之间的串扰以符合信号传输的需求，就需要加大两相邻的信号走线之间的间距，或者是增加电路基板的导电层的数量。
[0005]然而，增加两相邻的信号走线之间的间距，必然要扩增电路基板的面积来增加信号走线与接地走线的布设区域。另一方面，增加导电层的数量不仅会增加电路基板的尺寸，也会增加电路基板的制作成本。据此，如何缩减电路基板面积或体积，又能减少信号走线之间的串扰，使电子装置的信号传输质量符合要求，仍为本领域技术人员所欲解决的课题之一。

技术实现思路

[0006]本专利技术所要解决的技术问题在于，针对现有技术的不足提供一种电路板及使用该电路板的电子装置，可缩减电路板尺寸，又可维持信号传输质量，而允许电子装置具有更高的信号传输速率。
[0007]为了解决上述的技术问题，本专利技术所采用的一个技术方案是提供一种电路板，其具有集成电路器件设置区以及电子器件设置区。电路板包括第一外线路层以及内线路层。第一外线路层包括多条第一信号线路以及至少一个接地延伸部。多条第一信号线路与至少一个接地延伸部从集成电路器件设置区延伸至电子器件设置区。内线路层包括接地部分以及至少一条内信号线路。接地部分定义出开口区域，至少一条内信号线路从集成电路器件设置区下方延伸至电子器件设置区下方，并位于开口区域内。接地延伸部与开口区域在电路板的厚度方向上相互重叠。
[0008]为了解决上述的技术问题，本专利技术所采用的另外一个技术方案是提供一种电子装置，其包括上述的电路板、集成电路器件以及电子器件。集成电路器件设置于电路板上，并位于集成电路器件设置区。电子器件设置于电路板上，并位于电子器件设置区。电子器件与集成电路器件通过电路板电连接。
[0009]本专利技术的一个有益效果在于本专利技术提供了一种电路板以及使用该电路板的电子装置，其中通过“第一外线路层包括多条第一信号线路以及至少一个接地延伸部”、“内线路层包括接地部分以及至少一条内信号线路，其中，接地部分定义出开口区域，至少一条内信号线路位于开口区域内”以及“接地延伸部与开口区域在电路板的厚度方向上相互重叠”的技术方案，可在缩减电路板体积的同时维持电子装置的信号传输质量。
[0010]为了能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本专利技术加以限制。
附图说明
[0011]图1为本专利技术第一实施例的电子装置的局部俯视示意图。
[0012]图2为图1的电路板在区域II的局部放大示意图。
[0013]图3为图2中沿线III
‑
III的剖面示意图。
[0014]图4为本专利技术第一实施例的内线路层的局部俯视示意图。
[0015]图5为本专利技术第二实施例的电子装置的局部俯视示意图。
[0016]图6为图5的电路板在区域VI的局部放大示意图。
[0017]图7为图6中沿线VII
‑
VII的剖面示意图。
具体实施方式
[0018]以下是通过特定的具体实施例来说明本专利技术所公开的有关“电路板及使用该电路板的电子装置”的实施方式，本领域技术人员可由本说明书所公开的内容了解本专利技术的优点与效果。本专利技术可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不背离本专利技术的构思下进行各种修改与变更。另外，要注意的是，本专利技术的附图仅为简单示意说明，并非依实际尺寸进行描绘。以下的实施方式将进一步详细说明本专利技术的相关
技术实现思路
，但所公开的内容并非用以限制本专利技术的保护范围。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
[0019][第一实施例]请参照图1，图1为本专利技术第一实施例的电子装置的局部俯视示意图。本专利技术实施例的电子装置Z1包括电路板1、集成电路器件2以及电子器件3。
[0020]集成电路器件2例如是中央处理器(CPU)或者是图形处理器(GPU)，其可以是片上系统(system on chip, SoC)的封装结构。另外，本专利技术实施例的集成电路器件2适用于高速(如：以每秒4000Mb的速率)传递信号。
[0021]电子器件3例如是存储器器件、无源器件或者是分立器件等等，本专利技术并不以此为限。存储器器件例如是动态随机存取存储器(DRAM)，闪存等。无源器件例如是电阻、电容或电感，而分立器件例如是晶体管或是二极管，但本专利技术并不以此为限。在图1中描绘一个电
子器件3的示例，但电子器件的数量与种类并不以此为限。在其他实施例中，电子器件3也可以有多个。
[0022]如图1所示，本实施例的电路板1具有集成电路器件设置区CR以及电子器件设置区PR。集成电路器件2与电子器件3都设置在电路板1上，并分别位于集成电路器件设置区CR与电子器件设置区PR。集成电路器件2与电子器件3可通过电路板1而彼此电连接，以相互传递信号。在一个实施例中，集成电路器件2与电子器件3之间的信号传输速率较高，例如：以超过每秒4000Mb的速率，来传输信号。据此，在集成电路器件2高速传输信号时，本专利技术实施例所提供的电路板1不仅具有较小的尺寸，还可用以降低信号串扰。
[0023]参阅图1至图3，其中，图2为图1的电路板在区域II的局部放大示意图，且图3为图2中沿线III
‑
III的剖面示意图。电路板1包括第一外线路层10、内线路层11、电源导电层12以及第二外线路层13。
[0024]第一外线路层10、内线路层11、电源导电层12以及第二外线路层13在垂直方向上彼此分隔设置。具体而言，如图3所示，本专利技术实施例的电路板1还包括多层绝缘层14a~14c，且第一外线路层10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路板，所述电路板具有集成电路器件设置区以及电子器件设置区，且所述电路板包括：第一外线路层，所述第一外线路层包括多条第一信号线路以及至少一个接地延伸部，多条所述第一信号线路与至少一个所述接地延伸部从所述集成电路器件设置区延伸至所述电子器件设置区；以及内线路层，所述内线路层包括接地部分以及至少一条内信号线路，其中，所述接地部分定义开口区域，所述至少一条内信号线路从所述集成电路器件设置区下方延伸至所述电子器件设置区下方，并位于所述开口区域内；其中，所述接地延伸部与所述开口区域在所述电路板的厚度方向上相互重叠。2.如权利要求1所述的电路板，还进一步包括：第二外线路层，其中，所述第一外线路层与所述第二外线路层分别位于所述电路板的相反侧，所述内线路层埋设于所述电路板内并位于所述第一外线路层与第二外线路层之间。3.如权利要求2所述的电路板，还进一步包括：电源导电层，所述电源导电层位于所述内线路层与所述第二外线路层之间。4.如权利要求1所述的电路板，其中，多条所述第一信号线路与所述接地部分在所述厚度方向上相互重叠。5.如权利要求1所述的电路板，其中，所述接地延伸部的宽度大于每一条所述第一信号线路的线宽，且所述接地延伸部的宽度大于或等于所述开口区域的宽度。6.如权利要求1所述的电路板，其中，多条所述第一信号线路被区分为第一群组以及第二群组，所述接地延伸部位...

【专利技术属性】
技术研发人员：罗钦元，庄南卿，罗新慧，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：