提供一种存储器装置。存储器装置包括一位元单元以及一下拉电路。位元单元包括一第一反相器以及一第二反相器。第一反相器连接于一第一节点与一第二节点之间。第二反相器连接于第一节点与第二节点之间。第一反相器和第二反相器在第一数据节点和第二数据节点之间交叉耦接。下拉电路连接到第二节点。下拉电路可操作以相应于一使能信号而将第二节点的电压下拉到低于接地电压。到低于接地电压。到低于接地电压。
【技术实现步骤摘要】
存储器装置
[0001]本专利技术实施例涉及存储器装置，且特别涉及具有下拉电路的存储器装置。
技术介绍
[0002]一种常见类型的集成电路存储器是静态随机存取存储器(SRAM)装置。典型的SRAM存储器装置包括位元单元的阵列，而每一位元单元具有连接在上参考电位和下参考电位之间的六个晶体管。每一位元单元具有两个存储节点，用以存储信息。第一存储节点存储所需的信息，而互补信息是存储在第二存储节点。SRAM单元具有无需刷新即可保存数据的优点。
技术实现思路
[0003]本专利技术实施例提供一种存储器装置。存储器装置包括一位元单元以及一下拉电路。位元单元包括一第一反相器以及一第二反相器。第一反相器连接于一第一节点与一第二节点之间。第二反相器连接于第一节点与第二节点之间。第一反相器和第二反相器在第一数据节点和第二数据节点之间交叉耦接。下拉电路连接到第二节点。下拉电路可操作以相应于一使能信号而将第二节点的电压下拉到低于接地电压。
[0004]再者，本专利技术实施例提供一种下拉电路。下拉电路包括一晶体管开关、一反相器与一负电压产生器电路。晶体管开关连接在存储器单元的接地电压节点和接地节点之间。反相器连接到晶体管开关。反相器的输入端可操作以接收一使能信号，而反相器的输出端连接到晶体管开关的栅极。负电压产生器电路的第一端连接到接地电压节点，而第二端耦接到晶体管开关的栅极。负电压产生器电路可操作以相应于使能信号而将接地电压节点的电压从接地电压驱动到负值。
[0005]再者，本专利技术实施例提供一种拉低存储器单元的一接地节点的电压的方法。在一下拉电路的一反相器接收一使能信号，其中下拉电路连接到一存储器单元的一接地节点。相应于所接收的使能信号，关闭下拉电路的晶体管开关，其中反相器的输出端是连接到晶体管开关，而当关闭时，晶体管开关将接地电压节点与接地端断开。在晶体管开关关闭之后，将接地电压节点的电压下拉至负值。在使能信号结束时，导通晶体管开关，以将接地电压节点连接到接地端。
附图说明
[0006]图1A是显示根据本公开一些实施例所述的示范例存储器装置。
[0007]图1B是显示根据本公开一些实施例所述的具有写入驱动器的示范例存储器装置。
[0008]图2A是显示根据本公开一些实施例所述的在读取操作期间的存储器装置的不同组件的电压。
[0009]图2B是显示根据本公开一些实施例所述的在写入操作期间的存储器装置的不同组件的电压。
[0010]图2C是显示根据本公开一些实施例所述的存储器装置的顺向电流。
[0011]图3是显示根据本公开一些实施例所述的示范例存储器装置。
[0012]图4是显示根据本公开一些实施例所述的示范例存储器装置。
[0013]图5A是显示根据本公开一些实施例所述的示范例下拉电路。
[0014]图5B是显示根据本公开一些实施例所述的示范例下拉电路。
[0015]图5C是显示根据本公开一些实施例所述的示范例下拉电路。
[0016]图5D是显示根据本公开一些实施例所述的示范例下拉电路。
[0017]图6是显示根据本公开一些实施例所述的示范例电荷泵。
[0018]图7是显示根据本公开一些实施例所述的示范例8T存储器装置。
[0019]图8是显示根据本公开一些实施例所述的示范例只读存储器装置。
[0020]图9是显示根据本公开一些实施例所述的操作存储器装置的方法。
[0021]附图标记说明：
[0022]100：存储器装置
[0023]102：存储器单元
[0024]102m,102m0
‑
102mn：第二存储器单元
[0025]102n,1020n
‑
102mn：第一存储器单元
[0026]104a：第一反相器
[0027]104a1：第一反相器第一晶体管
[0028]104a2：第一反相器第二晶体管
[0029]104b：第二反相器
[0030]104b1：第二反相器第一晶体管
[0031]104b2：第二反相器第二晶体管
[0032]106a：第一节点
[0033]106b：第二节点
[0034]108a：第一数据节点
[0035]108b：第二数据节点
[0036]110a：第三晶体管
[0037]110b：第四晶体管
[0038]112：下拉电路
[0039]114：下拉电路电容
[0040]116：下拉电路第一反相器
[0041]118：下拉电路晶体管
[0042]120：下拉电路第二反相器
[0043]122：负电压产生器电路
[0044]132a：写入驱动器第一晶体管
[0045]132b：写入驱动器第二晶体管
[0046]134：写入驱动器接地电压节点
[0047]202
‑
208、212
‑
220、250
‑
254：曲线
[0048]300：存储器装置
[0049]302：选择器电路
[0050]400：存储器装置
[0051]502：金属氧化物半导体电容
[0052]504：耦合电容
[0053]506：NVSS产生器
[0054]600：电荷泵电路
[0055]602：电荷泵第一反相器
[0056]604：电荷泵电容
[0057]606：电荷泵第二二极管
[0058]608：电荷泵第三二极管
[0059]610,6101‑
610
n
：电荷泵二极管链
[0060]700：存储器装置
[0061]702：8T存储器单元
[0062]704：第一晶体管
[0063]706：第二晶体管
[0064]708：第三晶体管
[0065]710：第四晶体管
[0066]712：第五晶体管
[0067]714：第六晶体管
[0068]716：第七晶体管
[0069]718：第八晶体管
[0070]720a：第一节点
[0071]722a：第一数据节点
[0072]722b：第一数据节点
[0073]724：接地电压节点
[0074]802,8021‑
802
n
：ROM存储器单元
[0075]804,8041‑
804
n
：接地电压节点
[0076]806：下拉线
[0077]900：方法
[0078]910
‑
940：操作
[0079]BL：位元线
[0080]BLB：反位元线
[0081]PD0
‑
PDm：下拉线
[0082]R本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器装置，包括：一位元单元，包括：一第一反相器，连接于一第一节点和一第二节点之间；以及一第二反相器，连接于上述第一节点和上述第二节点之间，其中上述第一反相器与上述第二反...
【专利技术属性】
技术研发人员：茂树下村，张琮永，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。