陶瓷电子部件及其制造方法技术

本申请涉及陶瓷电子部件及其制造方法。一种陶瓷电子部件，包括层叠结构，其中多个内部电极层中的每一个和三个以上主成分是陶瓷的电介质层中的每一个交替层叠。三个以上电介质层包括Sn。在三个以上电介质层中的至少两个的关系中，层叠方向上更靠近最外端的电介质层的Sn浓度低于层叠方向上位于中央侧的电介质层的Sn浓度。的Sn浓度。的Sn浓度。

【技术实现步骤摘要】
陶瓷电子部件及其制造方法


[0001]本专利技术的特定方面涉及陶瓷电子部件和陶瓷电子部件的制造方法。

技术介绍

[0002]诸如层叠陶瓷电容器的层叠陶瓷电子部件具有内部电极层夹持电介质层并层叠而成的结构。由于被内部电极层夹持的电介质层的铁电特性，层叠陶瓷电子部件实现了大的静电电容密度(例如，参见国际公开号2014/024538)。

技术实现思路

[0003]根据本专利技术的一个方面，提供一种陶瓷电子部件，包括：层叠结构，其中，多个内部电极层中的每一个和三个以上主成分是陶瓷的电介质层中的每一个交替层叠，其中，三个以上电介质层包括Sn，其中，在三个以上电介质层中的至少两个的关系中，层叠方向上更靠近最外端的电介质层的Sn浓度低于所述层叠方向上位于中央侧的电介质层的Sn浓度。
[0004]根据本专利技术的另一个方面，提供了一种陶瓷电子部件的制造方法，包括：通过在包含陶瓷粉末和Sn源的每个电介质生片上形成包含金属粉末的每个内部电极图案来形成层叠单元；通过层叠三个或更多个层叠单元来形成层叠结构；烧制层叠结构，其中，在烧制前的至少两个电介质生片的关系中，层叠方向上更靠近最外端的电介质生片的Sn浓度低于所述层叠方向上位于中央侧的电介质生片的Sn浓度。
附图说明
[0005]图1是示出层叠陶瓷电容器的立体图，其中示出层叠陶瓷电容器的一部分的剖面；
[0006]图2示出沿图1的线A
‑
A截取的剖视图；
[0007]图3示出沿图1的线B
‑
B截取的剖视图；
[0008]图4A和图4B示出Sn浓度；
[0009]图5示出Sn浓度；
[0010]图6示出层叠陶瓷电容器的制造方法；以及
[0011]图7A和图7B示出层叠过程。
具体实施方式
[0012]内部电极层的金属可能在烧制过程中扩散并固溶在电介质层的主成分陶瓷中。当内部电极层的金属固溶在电介质层的主成分陶瓷中时，在电介质层的主成分陶瓷中形成氧缺陷。电介质层的绝缘特性劣化。并且，陶瓷电子部件的寿命可能会缩短。
[0013]因此，Sn固溶在电介质层的主成分陶瓷中，抑制了内部电极的主成分金属的固溶。电介质层的绝缘特性得到改善。并且，可以延长寿命。
[0014]然而，Sn促进电介质层的烧结并促进内部电极层的球化(spheroidizing)。因此，可以通过添加Sn来提高电介质层的绝缘特性。另一方面，由球化引起的层叠结构的紊乱可
能会降低静电容量。
[0015]将参照附图给出对实施例的说明。
[0016](实施例)
[0017]图1示出根据实施例的层叠陶瓷电容器100的立体图，其中示出了层叠陶瓷电容器100的一部分的剖面。图2示出沿图1的线A
‑
A截取的剖视图。图3示出了沿图1的线B
‑
B截取的剖视图。如图1至图3所示，层叠陶瓷电容器100包括：具有长方体形状的层叠芯片10以及分别设置在层叠芯片10的彼此相反的两个端面上的外部电极对20a、20b。在除了层叠芯片10的两个端面之外的四个面中，将除了层叠芯片10在层叠方向上的上表面和下表面以外的两个面称为侧面。外部电极20a和20b延伸到层叠芯片10的上表面、下表面和两个侧面。然而，外部电极20a和20b彼此隔开。
[0018]层叠芯片10具有被设计成具有交替层叠的电介质层11和内部电极层12的结构。电介质层11包括充当电介质材料的陶瓷材料。内部电极层12包括贱金属材料。内部电极层12的端缘交替地露出于层叠芯片10的第一端面和层叠芯片10的不同于第一端面的第二端面。在本实施例中，第一端面与第二端面相反。外部电极20a设置在第一端面上。外部电极20b设置在第二端面上。因此，内部电极层12交替地与外部电极20a和外部电极20b导通。因此，层叠陶瓷电容器100具有如下结构：其中层叠有多个电介质层11且每两层电介质层11夹有内部电极层12。在电介质层11和内部电极层12的层叠结构中，内部电极层12中的两层位于层叠方向上的最外层。作为内部电极层12的层叠结构的上表面和下表面被覆盖层13覆盖。覆盖层13的主成分是陶瓷材料。例如，覆盖层13的主成分与电介质层11的主成分相同。
[0019]例如，层叠陶瓷电容器100可以具有0.25mm的长度、0.125mm的宽度和0.125mm的高度。层叠陶瓷电容器100可以具有0.4mm的长度、0.2mm的宽度和0.2mm的高度。层叠陶瓷电容器100可以具有0.6mm的长度、0.3mm的宽度和0.3mm的高度。层叠陶瓷电容器100可以具有1.0mm的长度、0.5mm的宽度和0.5mm的高度。层叠陶瓷电容器100可以具有3.2mm的长度、1.6mm的宽度和1.6mm的高度。层叠陶瓷电容器100可以具有4.5mm的长度、3.2mm的宽度和2.5mm的高度。然而，层叠陶瓷电容器100的尺寸不受限制。
[0020]内部电极层12的主成分为诸如镍(Ni)、铜(Cu)、锡(Sn)等的贱金属。诸如铂(Pt)、钯(Pd)、银(Ag)、金(Au)的贵金属或其合金可以用作内部电极层12。
[0021]电介质层11主要由通式ABO3表示的具有钙钛矿结构的陶瓷材料构成。钙钛矿结构包括具有非化学计量组成的ABO3‑
α
。例如，陶瓷材料例如为具有钙钛矿结构的BaTiO3(钛酸钡)、CaZrO3(锆酸钙)、CaTiO3(钛酸钙)、SrTiO3(钛酸锶)、Ba1‑
x
‑
y
Ca
x
Sr
y
Ti1‑
z
Zr
z
O3(0≤x≤1、0≤y≤1、0≤z≤1)等。每个电介质层11的平均厚度可以是例如0.05μm以上且5μm以下。平均厚度可以为0.1μm以上且3μm以下。平均厚度可以为0.2μm以上且1μm以下。
[0022]如图2所示，其中连接到外部电极20a的一组内部电极层12与连接到外部电极20b的另一组内部电极层12彼此面对的部分，是层叠陶瓷电容器100中生成电容的部分。因此，该部分被称为电容部14。即，电容部14是其中连接到不同外部电极的彼此相邻的内部电极层彼此面对的部分。
[0023]其中连接到外部电极20a的内部电极层12彼此面对、而其间不夹有连接到外部电极20b的内部电极层12的部分被称为端边距(end margin)15。其中连接到外部电极20b的内部电极层12彼此面对、而其间不夹有连接到外部电极20a的内部电极层12的部分是另一端
边距15。即，端边距15是其中连接到一个外部电极的一组内部电极层12彼此面对、而其间不夹有连接到另一外部电极的内部电极层12的部分。端边距15是层叠陶瓷电容器100中不生成电容的部分。
[0024]如图3所示，层叠芯片10的从其两侧到内部电极层12的部分被称为侧边距(side margin)16。即，侧边距16是覆盖层叠的内部电极层12的朝向两个侧面的延伸方向上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种陶瓷电子部件，包括：层叠结构，在所述层叠结构中多个内部电极层与三个以上电介质层交替层叠，所述电介质层的主成分是陶瓷；其中，所述三个以上电介质层包括Sn，其中，在所述三个以上电介质层中的至少两个的关系中，层叠方向上更靠近最外端的电介质层的Sn浓度低于所述层叠方向上位于中央侧的电介质层的Sn浓度。2.根据权利要求1所述的陶瓷电子部件，其中，在从多个电介质层的中央层到所述多个电介质层的最外层的多个电介质层的一部分中，所述多个电介质层的最外层的Sn浓度最小。3.根据权利要求1所述的陶瓷电子部件，其中，所述层叠方向上从最外端到中央侧的电介质层中，外端的电介质层的Sn浓度低于中央侧的其余电介质层的Sn浓度。4.根据权利要求1所述的陶瓷电子部件，其中，所述层叠方向上从中央电介质层到最外电介质层的电介质层的Sn浓度逐渐减小，或者所述层叠方向上从所述中央电介质层到所述最外电介质层的电介质层的Sn浓度阶梯状地减小。5.根据权利要求1至4中任一项所述的陶瓷电子部件，其中，对于所述三个以上电介质层的Sn浓度，最小Sn浓度与最大Sn浓度的比率为2:3以下。6.根据权利要求1至5中任...

【专利技术属性】
技术研发人员：加藤洋一，
申请(专利权)人：太阳诱电株式会社，
类型：发明
国别省市：