本发明专利技术公开了一种同步时钟产生电路模块、功能芯片和多片同步装置。其中，该电路模块包括：锁相环电路和时钟产生电路；锁相环电路与时钟产生电路电连接，锁相环电路接收时钟源产生的主时钟输入信号和同步时钟输入信号，锁相环电路将主时钟输入信号倍频为高频主时钟信号以及基于高频主时钟信号将同步时钟输入信号触发为中途同步时钟信号；时钟产生电路接收高频主时钟信号和中途同步时钟信号，时钟产生电路将高频主时钟信号分频为分频时钟信号以及基于分频时钟信号将中途同步时钟信号触发为同步时钟信号，其中，同步时钟信号与分配时钟信号频率一致。本发明专利技术实施例，通过锁相环电路与时钟产生电路的结合，实现多芯片信号同步，提高时钟信号处理速度。提高时钟信号处理速度。提高时钟信号处理速度。
【技术实现步骤摘要】
一种同步时钟产生电路模块、功能芯片和多片同步装置
[0001]本专利技术涉及计算机硬件
，尤其涉及一种同步时钟产生电路模块、功能芯片和多片同步装置。
技术介绍
[0002]随着芯片技术的发展，不同的芯片可能都有独立的时钟，各个时钟信号的频率、周期、相位等可能都不相同，多个芯片协调工作时，涉及到时钟同步问题，芯片时钟同步的方式也越来越多。
[0003]现有技术中，可以利用时钟管理模块对芯片时钟和现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)锁相环实现多通道数据的同步，但对时钟信号的处理速度会受限于FPGA的处理速度，且时钟管理模块和FPGA模块之间的传输需要电路板，传输距离长。
[0004]目前，时钟同步的方式存在时钟信号处理速度受限的问题，导致时钟同步需要考虑多种因素，目前亟需一种提高时钟同步速度的多芯片同步系统。
技术实现思路
[0005]本专利技术提供了一种同步时钟产生电路模块、功能芯片和多片同步装置，以提高芯片内数据传输效果，实现多芯片信号同步。
[0006]根据本专利技术的一方面，提供了一种同步时钟产生电路模块，其中，该电路模块包括：锁相环电路和时钟产生电路；
[0007]锁相环电路与时钟产生电路电连接，锁相环电路接收时钟源产生的主时钟输入信号和同步时钟输入信号，锁相环电路将主时钟输入信号倍频为高频主时钟信号以及基于高频主时钟信号将同步时钟输入信号触发为中途同步时钟信号；
[0008]时钟产生电路接收高频主时钟信号和中途同步时钟信号，时钟产生电路将高频主时钟信号分频为分频时钟信号，以及时钟产生电路基于分频时钟信号将中途同步时钟信号触发为同步时钟信号，其中，同步时钟信号与分频时钟信号频率一致。
[0009]根据本专利技术的另一方面，提供了一种功能芯片，其中，包括同步时钟产生电路模块。
[0010]根据本专利技术的另一方面，提供了一种多片同步装置，其中，该多片同步装置包括2个或以上数量的功能芯片，其中源自同一时钟源产生的主时钟输入信号和同步时钟输入信号同时输入到各个功能芯片中。本专利技术实施例的技术方案，通过锁相环电路与时钟产生电路结合，锁相环电路将主时钟输入信号倍频为高频主时钟信号，并基于高频主时钟信号将同步时钟输入信号触发为中途同步时钟信号，时钟产生电路将高频主时钟信号分频为分频时钟信号，并基于分频时钟信号将中途同步时钟信号触发为同步时钟信号，实现时钟信号的的同步。
[0011]应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特
征，也不用于限制本专利技术的范围。本专利技术的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0012]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0013]图1是根据本专利技术实施例一提供的一种同步时钟产生电路模块的结构示意图；
[0014]图2是根据本专利技术实施例二提供的一种同步时钟产生电路模块的结构示意图；
[0015]图3是根据本专利技术实施例三提供的一种功能芯片结构示意图；
[0016]图4是根据本专利技术实施例三提供的多片同步装置的结构示意图；
[0017]图5是根据本专利技术实施例四提供的一种同步时钟产生电路模块的结构示意图；
[0018]图6是根据本专利技术实施例四提供的一种同步时钟产生电路模块的ADC方向的应用结构示意图；
[0019]图7是根据本专利技术实施例四提供的一种同步时钟产生电路模块的ADC应用扩展结构示意图。
具体实施方式
[0020]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0021]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0022]实施例一
[0023]图1是根据本专利技术实施例一提供的一种同步时钟产生电路模块的结构示意图，本实施例可适用于在多芯片协同工作时对时钟信号同步的情况，如图1所示，该电路模块包括：锁相环电路10和时钟产生电路20；锁相环电路10与时钟产生电路20电连接，锁相环电路10接收时钟源产生的主时钟输入信号和同步时钟输入信号，锁相环电路10将主时钟输入信号倍频为高频主时钟信号以及基于高频主时钟信号将同步时钟输入信号触发为中途同步时钟信号；时钟产生电路20接收高频主时钟信号和中途同步时钟信号，时钟产生电路20将高频主时钟信号分频为分频时钟信号，以及时钟产生电路20基于分频时钟信号将中途同步时钟信号触发为同步时钟信号，其中，同步时钟信号与分频时钟信号频率一致。
[0024]具体的，锁相环电路10与时钟产生电路20可以通过电性连接，其中，电性连接可以包括导线连接或者通过电路连接等，电性连接可以实现锁相环电路10与时钟产生电路20之间的信号传输。锁相环电路10是一种反馈控制电路，可以利用外部输入的参考信号控制环路内部振荡信号的频率和相位，使得环路内部上的震荡信号和外部参考信号的相位同步；时钟产生电路20是可以产生像时钟一样准确运动的振荡电路。锁相环电路10可以接收时钟源产生的信号，时钟源是用来给电路模块提供时钟的时钟源，时钟源可以由石英晶体振荡器和与非门组成的正反馈振荡电路组成，或者也可以由其他振荡器产生时钟信号。时钟源可以产生主时钟输入信号和同步时钟输入信号，主时钟输入信号是用于同步电路中，有固定的时钟周期，保证相关电子组件可以同步运作的信号；同步时钟输入信号可以给需要同步处理信息的设备提供相同时间参考的信号。
[0025]锁相环电路10用于将时钟源产生的主时钟输入信号倍频为高频主时钟信号以及基于高频主时钟信号将同步时钟输入信号触发为中途同步时钟信号。锁相环电路可以包括锁相环、分频器、触发器等。锁相环电路10可以通过触发器基于倍频后的高频主时钟信号将同步时钟输入信号触发为中途同步时钟信号，触发器可以是一种存储电路状态的电子元件，可以由逻辑门组合而成，处理输入、输出信号和时钟频率之间的相互影响。触发器的种类可以不做限定，例如可以本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种同步时钟产生电路模块，其特征在于，所述电路模块包括：锁相环电路和时钟产生电路；所述锁相环电路与所述时钟产生电路电连接，所述锁相环电路接收时钟源产生的主时钟输入信号和同步时钟输入信号，所述锁相环电路将所述主时钟输入信号倍频为高频主时钟信号以及基于所述高频主时钟信号将所述同步时钟输入信号触发为中途同步时钟信号；所述时钟产生电路接收所述高频主时钟信号和所述中途同步时钟信号，所述时钟产生电路将所述高频主时钟信号分频为分频时钟信号，以及所述时钟产生电路基于所述分频时钟信号将所述中途同步时钟信号触发为同步时钟信号，其中，所述同步时钟信号与所述分频时钟信号频率一致。2.根据权利要求1所述电路模块，其特征在于，所述锁相环电路包括倍频单元、分频单元和第一触发器，其中，所述倍频单元的输入端与所述时钟源的输出端电连接以及所述倍频单元的输出端分别与所述分频单元和所述时钟产生电路的输入端电连接，所述第一触发器的输入端分别与所述分频单元和所述时钟源的输出端电连接以及所述第一触发器的输出端与所述时钟产生电路的输入端电连接，相应的，所述锁相环电路将所述主时钟输入信号倍频为高频主时钟信号以及基于所述高频主时钟信号将所述同步时钟输入信号触发为中途同步时钟信号，包括：所述主时钟输入信号由所述倍频单元倍频为所述高频主时钟信号，所述倍频单元将所述高频主时钟信号输出到所述时钟产生电路以及所述分频单元；所述分频单元将所述高频主时钟信号降频为中频时钟信号，并输入到所述第一触发器；所述第一触发器按照所述中频时钟信号将所述时钟源输出的同步时钟输入信号触发为所述中途同步时钟信号，以及所述第一触发器将所述中途同步时钟信号输出到所述时钟产生电路。3.根据权利要求1所述电路模块，其特征在于，所述时钟产生电路包括时钟产生单元和第二触发器，所述时钟产生单元的输入端与所述锁相环电路的输出端电连接以及所述时钟产生单元的输出端与所述第二触发器的输入端和外部电路电连接，所述第二触发器的输入端分别与所述锁相环电路和所述时钟产生单元的输出端电连接以及所述第二触发器的输出端与所述外部...
【专利技术属性】
技术研发人员：石超然，武锦，
申请(专利权)人：苏州迅芯微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。