半导体器件插塞形成方法及其半导体器件技术

本发明专利技术公开一种半导体器件插塞形成方法及其半导体器件。在所提出的半导体器件插塞形成方法中，所述半导体器件包括深沟槽结构及配置于该深沟槽结构内的存储节点，该方法包括：(a)在所述深沟槽结构内填充单层膜，并覆盖所述存储节点；以及(b)回刻所述单层膜，以形成位于所述深沟槽结构内及所述存储节点周围的所述插塞，其中，所述单层膜形成单一衬垫层。所述单层膜形成单一衬垫层。所述单层膜形成单一衬垫层。

【技术实现步骤摘要】
半导体器件插塞形成方法及其半导体器件


[0001]本专利技术涉及一种半导体器件插塞形成方法及其半导体器件，尤其涉及一种嵌入式动态随机存取存储器(eDRAM)，其具有可防止字线(WL)与深沟槽(DT)结构短接的插塞。

技术介绍

[0002]现有技术中公开了多种具有DT结构的不同eDRAM。随着半导体器件的尺寸变化，半导体芯片单位面积上形成的eDRAM器件越来越多。由于每一eDRAM需要电容器储存电荷，因此每一电容器的可用器件面积逐代减小。在eDRAM采用DT电容器时，最小电容要求造成重大难题。如何提高eDRAM内DT电容器的效率值得进一步的研究和改进。例如，如何防止字线(WL)短接至eDRAM所含DT电容器的DT结构为本领域发展的一个重要方面。US6849889公开一种针对存储节点形成的导电插塞，但其并非针对隔离目的提出。US8927365公开利用ONO叠层防止WL短接至鳍型单元。然而，其并未公开防止WL短接至DT结构，而且其薄膜叠层结构复杂。US7705386公开利用浅沟槽隔离(STI)概念防止栅极短接至DT结构，但其不适用于先进技术。
[0003]鉴于现有技术的缺点，通过踏实且持之以恒的实验和研究，申请人最终构想出一种半导体器件插塞形成方法及其半导体器件。

技术实现思路

[0004]因此，本专利技术的目的在于提供一种半导体器件插塞形成方法及其半导体器件，其中，该插塞用于防止含于所述半导体器件内的WL短接至同样含于该半导体器件内的DT结构。由于采用化学机械研磨(CMP)硬停止衬垫层工艺，因此所提出的方法可实现相对良好的批次间及晶圆内均一性。此外，由于插塞由单一衬垫层形成，因此插塞区域内的最终拓扑轮廓相对良好。
[0005]根据本专利技术第一方面，提供一种半导体器件插塞形成方法，其中，所述半导体器件包括深沟槽(DT)结构以及配置于所述DT结构内的存储节点，该方法包括：(a)在所述DT结构内填充单层膜，并覆盖所述存储节点；以及(b)回刻所述单层膜，以形成位于所述DT结构内及所述存储节点周围的所述插塞，其中，所述单层膜形成单一衬垫层。
[0006]根据本专利技术第二方面，一种半导体器件制造方法包括：(a)形成深沟槽(DT)结构；(b)在所述DT结构内构造具有顶端的存储节点；(c)在所述顶端与所述DT结构之间形成空隙结构；以及(d)在所述空隙结构内填充单层电介质材料膜，并回刻该单层电介质材料膜，以形成包括单一电介质材料的插塞。
[0007]根据本专利技术第三方面，一种半导体器件包括：深沟槽(DT)结构；配置于所述DT结构内且具有顶端的存储节点；形成于所述顶端和所述DT结构之间的空隙结构；以及包括单一电介质材料且填充于所述空隙结构内的插塞。
附图说明
[0008]以下，结合优选实施方式，并参考附图，描述本专利技术的其他目的、优点及功效，其中：
[0009]图1(a)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤1(a)
‑
1。
[0010]图1(b)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤1(b)
‑
1。
[0011]图1(c)为包括具有SRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤1(c)
‑
1。
[0012]图2(a)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤2(a)
‑
1。
[0013]图2(b)为包括具有SRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤2(b)
‑
1。
[0014]图3(a)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤3(a)
‑
1。
[0015]图3(b)为包括具有SRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤3(b)
‑
1。
[0016]图4(a)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤4(a)
‑
1。
[0017]图4(b)为包括具有SRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤4(b)
‑
1。
[0018]图5(a)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤5(a)
‑
1。
[0019]图5(b)为包括具有SRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤5(b)
‑
1。
[0020]图6(a)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤6(a)
‑
1。
[0021]图6(b)为包括具有SRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤6(b)
‑
1。
[0022]图7(a)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤7(a)
‑
1。
[0023]图7(b)为包括具有SRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤7(b)
‑
1。
[0024]图7(c)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤7(c)
‑
1。
[0025]图7(d)为包括具有SRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤7(d)
‑
1。
[0026]图7(e)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤7(e)
‑
1。
[0027]图7(f)为包括具有SRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤7(f)
‑
1。
[0028]图8(a)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤8(a)
‑
1。
[0029]图8(b)为包括具有SRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一优选实施方式的制造工艺的步骤8(b)
‑
1。
[0030]图9(a)为包括具有DRAM的eDRAM的半导体器件截面图，对应于根据本专利技术第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成用于半导体器件的插塞的方法，其中，所述半导体器件包括深沟槽结构以及配置于所述深沟槽结构中的存储节点，其特征在于，所述方法包括：步骤(a)在所述深沟槽结构内填充单层膜，并覆盖所述存储节点；以及步骤(b)回刻所述单层膜以形成位于所述深沟槽结构内且位于所述存储节点周围的插塞，其中，所述单层膜形成单一衬垫层。2.根据权利要求1所述的方法，其特征在于，所述半导体器件为嵌入式动态随机存取存储器，所述嵌入式动态随机存取存储器包括绝缘体硅片以及所述绝缘体硅片下方的掩埋氧化物，所述插塞形成于所述绝缘体硅片下方的所述掩埋氧化物范围内。3.根据权利要求1所述的方法，其特征在于，所述半导体器件还包括衬底，所述步骤(a)还包括步骤(a0)：提供绝缘体硅片晶圆，其中，所述绝缘体硅片晶圆包括所述衬底、所述掩埋氧化物以及所述绝缘体硅片。4.根据权利要求2所述的方法，其特征在于，所述嵌入式动态随机存取存储器还包括动态随机存取存储器以及静态随机存取存储器，所述动态随机存取存储器中包含的所述绝缘体硅片以及所述静态随机存取存储器中包含的所述绝缘体硅片具有相同的晶向。5.根据权利要求2所述的方法，其特征在于，所述嵌入式动态随机存取存储器还包括字线，所述插塞用于防止所述字线与所述深沟槽结构短接。6.根据权利要求1所述的方法，其特征在于，所述单一衬垫层为氮化硅衬垫层。7.根据权利要求6所述的方法，其特征在于，所述步骤(a)包括步骤(a1)：以所述氮化硅衬垫层填充所述深沟槽结构。8.根据权利要求7所述的方法，其特征在于，所述步骤(a)还包括步骤(a2)：在所述氮化硅衬垫层上形成高深宽比工艺层。9.根据权利要求8所述的方法，其特征在于，所述步骤(b)还包括步骤(b1)：通过化学机械研磨对所述高深宽比工艺层进行研磨，并使得所述化学机械研磨停于所述氮化硅衬垫层上。10.根据权利要求9所述的方法，其特征在于，所述步骤(b)还包括步骤(b2)：通过湿法刻蚀或干法刻蚀，使所述高深宽比工艺层部分下凹。11.根据权利要求10所述的方法，其特征在于，所述步骤(b)还包括步骤(b3)：通过非选择性湿...

【专利技术属性】
技术研发人员：李亮，张宏光，杨珩，刘晃，
申请(专利权)人：芯合半导体公司，
类型：发明
国别省市：