半导体器件、半导体装置及其制造方法制造方法及图纸

一种半导体器件(20)包括半导体晶圆或单个半导体芯片或管芯(120)以及层叠置体。所述层叠置体包括：包括NiSi的第一层(126)；以及包括NiV的第二层(125)，其中第二层(125)布置在第一层(126)和半导体晶圆或单个半导体芯片或管芯(120)之间。管芯(120)之间。管芯(120)之间。

【技术实现步骤摘要】
半导体器件、半导体装置及其制造方法


[0001]本公开涉及半导体器件、半导体装置及其制造方法。

技术介绍

[0002]功率半导体模块装置常常包括衬底。在衬底上布置包括至少一个(可控)半导体器件(例如，处于半桥配置中的两个IGBT)的半导体装置。衬底通常包括至少一个导电层。例如，衬底可以包括衬底层(例如，陶瓷层)、沉积在衬底层的第一侧上的第一金属化层以及沉积在衬底层的第二侧上的第二金属化层。例如，半导体器件被安装在第一金属化层上。第二金属化层通常附接到基板或热沉。半导体器件中的每一个常常包括硅管芯。在例如通过焊接技术将至少一个半导体器件安装到导电层(例如，衬底的第一金属化层)时，需要满足若干要求以实现装置的优化性能。
[0003]对于半导体装置有一种需求，其中形成在半导体器件和导电层之间的连接的可靠性是令人满意的。此外，期望形成在半导体器件和导电层之间的连接不易于被腐蚀。半导体器件和半导体装置的生产成本应当很低，同时通过减小芯片和晶圆翘曲，良率应当很高。

技术实现思路

[0004]一种半导体器件包括半导体晶圆或单个半导体芯片或管芯，以及层叠置体。所述层叠置体包括：包括NiSi的第一层；以及包括NiV的第二层，其中第二层布置在第一层和半导体晶圆或单个半导体芯片或管芯之间。
[0005]一种半导体装置包括所述半导体器件、导电层和导电连接层，所述导电连接层布置在半导体器件和导电层之间并将半导体器件电且机械地耦合到导电层。
[0006]一种方法包括在半导体晶圆或单个半导体芯片或管芯上形成层叠置体，其中形成所述层叠置体包括在单个半导体芯片或管芯上形成包括NiV的第二层，以及在所述第二层上形成包括NiSi的第一层，使得第二层布置在第一层和半导体晶圆或单个半导体芯片或管芯之间。
[0007]参考以下附图和描述可以对本专利技术有更好的理解。附图中的部件未必是按比例绘制的，相反重点在于说明本专利技术的原理。此外，在附图中，类似的附图标记在不同的附图中始终表示对应的部分。
附图说明
[0008]图1是功率半导体模块装置的截面图。
[0009]图2是半导体装置的截面图。
[0010]图3是半导体器件的截面图。
[0011]图4
‑
7示意性地示出了用于制造半导体器件和半导体装置的方法。
具体实施方式
[0012]在以下具体实施方式中，参考了附图。附图示出了具体示例，其中可以实施本专利技术。应当理解的是，相对于各示例描述的特征和原理可以彼此组合，除非另有特别说明。在说明书以及权利要求书中，将某些元件指定为“第一元件”、“第二元件”、“第三元件”等不能被理解为枚举。相反，这样的指定仅仅用于指称不同的“元件”。也就是说，例如，“第三元件”的存在未必要求“第一元件”和“第二元件”的存在。如在本文中描述的电线路或电连接可以是单个导电元件或者可以包括串联和/或并联连接的至少两个独立的导电元件。电线路和电连接可以包括金属和/或半导体材料，并且可以永久导电(即，不可开关)。如在本文中所描述的半导体主体或者半导体器件或管芯可以由(掺杂)半导体材料制成并且可以是半导体芯片或者包括在半导体芯片中。半导体主体具有可电连接焊盘，并且包括至少一个具有电极的半导体元件。
[0013]参考图1，示出了功率半导体模块装置100的截面图。功率半导体模块装置100包括衬底10。衬底10包括电介质绝缘层11、附接到电介质绝缘层11的(结构化)第一金属化层111以及附接到电介质绝缘层11的(结构化)第二金属化层112。电介质绝缘层11设置在第一和第二金属化层111、112之间。
[0014]第一和第二金属化层111、112中的每一个可以由以下材料的一种构成或包括以下材料中的一种：铜；铜合金；铝；铝合金；在功率半导体模块装置操作期间保持为固体的任何其他金属或合金。衬底10可以是陶瓷衬底，即，其中电介质绝缘层11是陶瓷(例如，薄陶瓷层)的衬底。陶瓷可以由以下材料中的一种构成或包括以下材料中的一种：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼或任何其他电介质陶瓷。或者，电介质绝缘层11可以由有机化合物构成并且包括以下材料中的一种或多种：Al2O3、AlN、SiC、BeO、BN或Si3N4。例如，衬底10可以例如是直接铜键合(DCB)衬底、直接铝键合(DAB)衬底或活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。例如，绝缘金属衬底通常包括电介质绝缘层11，其包括(被填充的)材料(例如，环氧树脂或聚酰亚胺)。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。这样的颗粒可以包括例如SiO2、Al2O3、AlN、SiN或BN，并且可以具有处于大约1μm和大约50μm之间的直径。衬底10也可以是具有非陶瓷电介质绝缘层11的常规印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂构成或包括固化树脂。
[0015]例如，衬底10可以布置在基板上或热沉上(未具体示出)。在一些半导体装置100中，不止一个衬底10布置在同一基板或热沉上。
[0016]可以在至少一个衬底10上布置一个或多个半导体器件20。布置在至少一个衬底10上的半导体器件20中的每一个可以包括二极管、IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)或者任何其他适当的半导体元件。
[0017]一个或多个半导体器件20可以在衬底10上形成电路装置。在图1中，仅示例性地示出了两个半导体器件20。图1中的衬底10的第二金属化层112是连续层。根据另一示例，第二金属化层112可以是结构化层。根据其他示例，第二金属化层112可以被完全省略。在图1所示的示例中，第一金属化层111是结构化层。在这种语境中，“结构化层”表示相应的金属化层不是连续层，而是包括层的不同部分之间的凹陷。在图1中示意性地示出了这样的凹陷。该示例中的第一金属化层111包括三个不同的部分。可以将不同的半导体器件20安装在第
一金属化层111的相同部分或不同部分上。第一金属化层的不同部分可以不具有电连接，或者可以使用电连接3(例如，接合引线)电连接到一个或多个其他部分。例如，半导体器件20可以使用电连接3彼此电连接或电连接到第一金属化层111。例如，电连接3(而非接合引线)还可以包括接合带、连接板或导电轨，仅举几例。一个或多个半导体器件20可以通过导电连接层30电且机械地连接到衬底10。例如，这样的导电连接层30可以是焊料层、导电粘合剂层或者烧结金属粉末(例如，烧结的银(Ag)粉末)层。
[0018]功率半导体模块装置100的至少一些半导体器件20通常在功率半导体模块装置100运行期间执行多个开关操作。当在短时间段之内执行很多开关操作时，例如，半导体器件20会产生热量，在最坏情况下，其可能使温度升高到特定最大阈值以上。高于这种最大阈值的温度可能会对功率半导体模块的运行有不利的影响，甚至导致一个或多个半导体器件20彻底失效。在功率半导体模块装本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件(20)，包括：半导体晶圆或单个半导体芯片或管芯(120)；以及层叠置体，其中所述层叠置体包括：包括NiSi的第一层(126)；以及包括NiV的第二层(125)，其中，所述第二层(125)布置在所述第一层(126)和所述半导体晶圆或单个半导体芯片或管芯(120)之间。2.根据权利要求1所述的半导体器件(20)，其中，所述第一层(126)包括1％和10％之间的Si含量。3.根据权利要求1或2所述的半导体器件(20)，其中，所述第二层(125)包括1％和10％之间的V含量。4.根据权利要求1至3中任一项所述的半导体器件(20)，其中，所述第一层(126)具有100nm到1000nm范围中的厚度。5.根据权利要求1至4中任一项所述的半导体器件(20)，其中，所述第二层(125)具有100nm和500nm之间的厚度。6.根据前述权利要求中任一项所述的半导体器件(20)，还包括布置在所述半导体晶圆或单个半导体芯片或管芯(120)的底表面上的芯片焊盘或金属接触层(122)，其中，所述层叠置体设置在所述金属接触层(122)上并电连接到所述金属接触层(122)。7.根据前述权利要求中任一项所述的半导体器件(20)，还包括布置在所述半导体晶圆或单个半导体芯片或管芯(120)的顶表面上的前侧金属化层(121)，其中，所述半导体晶圆或单个半导体芯片或管芯(120)的所述顶表面是与所述底表面相对并且背离所述层叠置体的表面。8.根据前述权利要求中任一项所述的半导体器件(20)，还包括第三层(124)，其中，所述...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：