一种扇出型封装结构及其制造方法技术

本发明专利技术提供一种扇出型封装结构及其制造方法，扇出型封装结构包括：扇出基板单元、二次扇出单元；扇出基板单元的第二顶面与二次扇出单元的第三底面通过第二焊料阵列形成有效电连接，扇出基板单元包括通过导电通孔柱进行连接的第一布线层和第二布线层。本发明专利技术通过包括双层布线层的扇出基板单元作为扇出布线层的基板，缩小了被扇出的电路可达到的最小线宽，从而提高扇出封装可实现的线路密度，缩小扇出封装所需尺寸；同时利用双层布线层替代传统基板，且扇出基板单元和二次扇出单元分开制备后组合的集中制备方法，缩短了整体结构制备需要的时间，提高了生产效率。提高了生产效率。提高了生产效率。

【技术实现步骤摘要】
一种扇出型封装结构及其制造方法


[0001]本专利技术属于半导体集成电路制造
，特别是涉及一种扇出型封装结构及其制造方法。

技术介绍

[0002]随着半导体产业的快速发展，对封装结构能够实现的线路密度和最小尺寸都提出了更高要求，由此各种先进封装技术都应运而生，其中最受关注的技术之一就是扇出封装。
[0003]扇出（FO）封装技术通过重布线层（RDL）将焊料凸点和芯片连接起来，使原内部线路可以直接通过RDL扇出到芯片，实现了在3D维度上的线路键合，大大缩小了内部线路可达到的线宽。然而当使用后装芯片（chip last）的封装方式时，往往需要载板（substrate）来作为支撑结构，载板的使用使整体扇出型封装结构的尺寸难以做小，且增加了工艺制备时间。
[0004]应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的，不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

[0005]鉴于以上现有技术的缺点，本专利技术的目的在于提供一种扇出型封装结构及其制造方法，用于解决现有技术中扇出封装集成密度不够高、制备时间长的问题。
[0006]为实现上述目的，本专利技术提供一种扇出型封装结构，所述结构包括：扇出基板单元和二次扇出单元；所述扇出基板单元包括第一焊料阵列、第一布线层、导电通孔柱、第二布线层、抗氧化层、第一封装层；所述第一布线层包括相对的第一底面和第一顶面；所述第一焊料阵列设置于所述第一布线层的所述第一底面上；所述第二布线层包括相对的第二底面和第二顶面；所述第一顶面和所述第二底面通过所述导电通孔柱形成有效电连接；所述抗氧化层设置在所述第二顶面上；所述第一封装层填充从所述第一顶面到所述第二底面的区域，包裹所述导电通孔柱；所述二次扇出单元包括第二封装层、第三布线层、第二焊料阵列；所述第三布线层包括相对的第三底面和第三顶面；所述第二焊料阵列设置于所述扇出基板单元的所述第二顶面和所述二次扇出单元的所述第三底面之间；所述二次扇出单元被所述第二封装层填充形成封装体。
[0007]可选地，所述第一封装层还包裹所述第一布线层和所述第二布线层，填充从所述第一底面到所述第二顶面的区域。
[0008]可选地，所述扇出型封装结构还包括第一填充层，所述第一填充层填充所述第二
焊料阵列内部和四周的空隙。
[0009]可选地，所述扇出型封装结构还包括半导体芯片组，所述半导体芯片组设置在所述二次扇出单元的所述第三顶面上；所述半导体芯片组包括相对的焊接面和外接面；所述半导体芯片组的焊接面与所述第三布线层的所述第三顶面通过电连接结构形成有效电连接；所述半导体芯片组与所述第三顶面之间的所述电连接结构被第二填充层填充；所述第二封装层填充形成的封装体包裹所述二次扇出单元、所述半导体芯片组及其之间的所述电连接结构。
[0010]可选地，所述第一布线层、所述第二布线层、所述第三布线层均包括依次层叠的多个线路层和多个电介质层，以及位于相邻两线路层之间的导电通孔。
[0011]可选地，所述第三布线层位于所述第三顶面的线路层线宽为1.5微米
‑
5微米，线路层线距为1.5微米
‑
5微米。
[0012]本专利技术还提供一种扇出型封装结构的制造方法，所述制造方法包括如下步骤：提供第一临时基底；于所述第一临时基底上形成第一分离层；于所述第一分离层上形成第二布线层，所述第二布线层包括相对的第二底面和第二顶面，所述第一分离层与所述第二布线层的第二顶面接触；于所述第二布线层的第二底面上形成多个导电通孔柱；在所述多个导电通孔柱之间填充第一封装层；研磨所述第一封装层至显露出所述导电通孔柱；于所述第一封装层上形成第一布线层，所述第一布线层包括相对的第一底面和第一顶面，所述第一顶面与所述多个导电通孔柱形成有效电连接；于所述第一底面上设置第一焊料阵列并与所述第一焊料阵列形成有效电连接；所述第一临时基底通过所述第一分离层与所述第二顶面去键合；于所述第一底面上形成抗氧化层；经过上述步骤形成扇出基板件；将得到的所述扇出基板件进行切割形成多个扇出基板单元；提供第二临时基底，于所述第二临时基底上形成第二分离层；于所述第二分离层上形成第三布线层，所述第三布线层包括相对的第三底面和第三顶面，所述第三布线层的所述第三底面与所述第二分离层接触；所述第二临时基底通过所述第二分离层与所述第三底面去键合；于所述第三底面上形成第二焊料阵列，所述第二焊料阵列与所述第三底面形成有效电连接；经过上述步骤形成二次扇出件；将得到的所述二次扇出件进行切割形成多个二次扇出单元；将所述二次扇出单元的所述第三底面通过所述第二焊料阵列设置在所述扇出基板单元的所述第二顶面上，与所述第二顶面形成有效电连接。
[0013]可选地，所述制造方法还包括：形成所述第三布线层后，于所述第三布线层的所述第三顶面上设置包括焊接面和外接面的半导体芯片组，所述半导体芯片组的焊接面通过导电连接件与所述第三顶面形成有效电连接；所述导电连接件之间通过第二填充层进行填充；于所述半导体芯片组之间填充第二封装层形成封装体，使所述第二封装层包裹所述第三布线层、所述半导体芯片组及其之间的所述导电连接件；研磨所述第二封装层的表面至与所述半导体芯片组的所述外接面齐平以显露出所述外接面；于所述外接面上形成第三分离层，于所述第三分离层上设置第三
临时基底；所述第二临时基底通过所述第二分离层与所述第三底面去键合；在所述第三底面上形成第二焊料阵列后，所述第三临时基底通过所述第三分离层与所述外接面去键合，形成所述二次扇出件。
[0014]可选地，所述制造方法还包括：在所述第一临时基底与所述第二顶面去键合后，于所述第一焊料阵列远离所述第二顶面的一面形成支撑层；形成所述抗氧化层、切割得到所述扇出基板单元后去除所述支撑层。
[0015]可选地，所述制造方法还包括；于所述第二焊料阵列填充第一填充层，所述第一填充层包裹所述第二焊料阵列。
[0016]如上，本专利技术的扇出型封装结构及其制造方法，具有以下有益效果：本专利技术通过包括双层布线层的扇出基板单元作为扇出布线层的基板，缩小了被扇出的电路可达到的最小线宽，从而提高扇出封装可实现的线路密度，缩小扇出封装所需尺寸；本专利技术利用双层布线层替代传统基板，且扇出基板单元和二次扇出单元分开制备后组合的集中制备方法，缩短了整体结构制备需要的时间，提高了生产效率。
附图说明
[0017]图1显示为本专利技术实施例二中步骤1中提供第一临时基底所呈现的结构示意图。
[0018]图2显示为本专利技术实施例二中步骤1中在第一临时基底上形成第一分离层所呈现的结构示意图。
[0019]图3显示为本专利技术实施例二中步骤1中在第一分离层上形成第二布线层所呈现的结构示意图。
[0020]图4显示为本专利技术实施例二中步骤2中形成导电通孔柱所呈现的结构示意图。
[0021]图5显示为本专利技术实施例二中步骤2中在导电通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扇出型封装结构，其特征在于，所述结构包括：扇出基板单元和二次扇出单元；所述扇出基板单元包括第一焊料阵列、第一布线层、导电通孔柱、第二布线层、抗氧化层、第一封装层；所述第一布线层包括相对的第一底面和第一顶面；所述第一焊料阵列设置于所述第一布线层的所述第一底面上；所述第二布线层包括相对的第二底面和第二顶面；所述第一顶面和所述第二底面通过所述导电通孔柱形成有效电连接；所述抗氧化层设置在所述第二顶面上；所述第一封装层填充从所述第一顶面到所述第二底面的区域，包裹所述导电通孔柱；所述二次扇出单元包括第二封装层、第三布线层、第二焊料阵列；所述第三布线层包括相对的第三底面和第三顶面；所述第二焊料阵列设置于所述扇出基板单元的所述第二顶面和所述二次扇出单元的所述第三底面之间；所述二次扇出单元被所述第二封装层填充形成封装体。2.根据权利要求1所述的扇出型封装结构，其特征在于，所述第一封装层还包裹所述第一布线层和所述第二布线层，填充从所述第一底面到所述第二顶面的区域。3.根据权利要求1所述的扇出型封装结构，其特征在于，所述结构还包括第一填充层，所述第一填充层填充所述第二焊料阵列内部和四周的空隙。4.根据权利要求1所述的扇出型封装结构，其特征在于，所述结构还包括半导体芯片组，所述半导体芯片组设置在所述二次扇出单元的所述第三顶面上；所述半导体芯片组包括相对的焊接面和外接面；所述半导体芯片组的焊接面与所述第三布线层的所述第三顶面通过电连接结构形成有效电连接；所述半导体芯片组与所述第三顶面之间的所述电连接结构被第二填充层填充；所述第二封装层填充形成的封装体包裹所述二次扇出单元、所述半导体芯片组及其之间的所述电连接结构。5.根据权利要求1所述的扇出型封装结构，其特征在于，所述第一布线层、所述第二布线层、所述第三布线层均包括依次层叠的多个线路层和多个电介质层，以及位于相邻两线路层之间的导电通孔。6.根据权利要求5所述的扇出型封装结构，其特征在于，所述第三布线层位于所述第三顶面的线路层线宽为1.5微米
‑
5微米，线路层线距为1.5微米
‑
5微米。7.一种扇出型封装结构的制造方法，其特征在于，所述制造方法包括：提供第一临时基底；于所述第一临时基底上形成第一分离层；于所述第一分离层上形成第二布线层，所述第二布线层包括相对的第二底面和第二顶面，所述第一分离层与所述第二布线层的第二顶面接触；于所述第二布线层的第二底面上形成多个导电通孔柱；在所述...

【专利技术属性】
技术研发人员：陈彦亨，林正忠，
申请(专利权)人：盛合晶微半导体江阴有限公司，
类型：发明
国别省市：