【技术实现步骤摘要】
微控制器电路、对应的设备、系统以及操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年3月8日提交的意大利专利申请号102021000005354的优先权,该申请的全部内容通过引用并入本文。
[0003]本公开总体涉及电路通信,并且在特定实施例中,涉及用于汽车应用的电路通信。
技术介绍
[0004]汽车领域中的各种应用涉及经由总线网络的数据交换。高数据速率、鲁棒性、故障检测、安全性和低成本是这类总线网络的理想特征。
[0005]现有高数据速率(例如,1Mb/s)标准化车辆通信系统可能涉及复杂且准确的协议控制器(例如,使用外部部件)。这些可能会变得很昂贵,尤其是当实现为单芯片模拟/双极专用集成电路(ASIC)或专用标准产品(ASSP)时。
[0006]车灯(例如,前灯、后灯和车内灯)正变得越来越复杂而分散(例如,矩阵LED、环境LED)。控制这种复杂而分散的照明系统可能依赖于高数据速率总线系统。而且,汽车级的安全性和鲁棒性合乎期望,尤其是对于前后照明系统。
[0007]因此,本领域已知的解决方案可以根据CAN灵活数据速率(FD)协议或“定制”CAN FD协议依赖于使用控制器局域网(CAN)总线来管理一个或多个ECU与一个或多个外围设备或卫星设备(例如,照明模块的驱动器电路)之间根据主从通信方案进行的通信。
[0008]文献EP 3547620 A1和US 2019/0294572 A1例示了这种已知的解决方案,并且公开了一种基于CAN FD标准的被 ...
【技术保护点】
【技术特征摘要】
1.一种电路,包括:第一存储器和第二存储器;处理器,被耦合到所述第一存储器和所述第二存储器,所述处理器被配置为:生成输出序列,所述输出序列包括根据控制器局域网CAN协议对传出CAN帧进行编码的二进制值,处理所述输出序列以检测有序脉宽调制PWM周期序列,每个PWM周期包括具有显性状态的第一部分和具有隐性状态的第二部分,每个PWM周期具有相应总持续时间和相应占空比值,在所述第一存储器中存储指示所述有序PWM周期序列中的所述PWM周期的第一参数的有序第一值的集合,以及在所述第二存储器中存储指示所述有序PWM周期序列中的所述PWM周期的第二参数的有序第二值的集合,其中所述第一参数和所述第二参数定义所述PWM周期的形状;以及定时器电路,包括:第一寄存器,被配置为从所述第一存储器读取并存储指示所述有序PWM周期序列中的当前PWM周期的所述第一参数的值;计数器电路,被配置为:增加内部计数数目并根据被存储在所述第一寄存器中的所述值重置所述内部计数数目,触发从所述第一存储器中读取,并且触发根据被存储在所述第一寄存器中的所述值,将指示所述有序PWM周期序列中的后续PWM周期的所述第一参数的后续值存储到所述第一寄存器中;以及第二寄存器,被配置为:从所述第二存储器读取并存储指示所述当前PWM周期的所述第二参数的值,将所述计数器电路的所述内部计数数目与被存储在所述第二寄存器中的所述值进行比较,根据所述计数器电路的所述内部计数数目与被存储在所述第二寄存器中的所述值的所述比较,将所述电路的输出引脚驱动为显性值或隐性值,所述输出引脚提供输出PWM信号,所述输出PWM信号包括所述有序PWM周期序列,从所述第二存储器中读取,以及响应于所述计数器电路的所述内部计数数目达到被存储在所述第二寄存器中的所述值,或响应于所述计数器电路的所述内部计数数目达到被存储在所述第一寄存器中的所述值,存储指示所述有序PWM周期序列的后续PWM周期的所述第二参数的后续值。2.根据权利要求1所述的电路,其中所述PWM周期的所述第一参数是所述PWM周期的所述总持续时间,并且所述PWM周期的所述第二参数是所述PWM周期的所述第一部分的所述持续时间。3.根据权利要求2所述的电路,其中所述计数器电路被配置为:增加内部计数数目直至达到被存储在所述第一寄存器中的所述值;响应于所述内部计数数目达到被存储到所述第一寄存器中的所述值,重置所述内部计数数目;
触发从所述第一存储器中读取;以及触发将指示所述有序PWM周期序列中的后续PWM周期的所述总持续时间的后续值存储到所述第一寄存器中。4.根据权利要求3所述的电路,其中所述第二寄存器被配置为:响应于所述计数器电路的所述内部计数数目低于被存储在所述第二寄存器中的所述值,将所述电路的所述输出引脚驱动为显性值;以及响应于所述计数器电路的所述内部计数数目超过被存储到所述第二寄存器中的所述值,将所述电路的所述输出引脚驱动为隐性值。5.根据权利要求1所述的电路,其中生成所述输出序列包括:生成原始CAN帧,所述原始CAN帧包括标识字段、数据长度代码字段、有效载荷字段、以及一个或多个控制位;对所述原始CAN帧应用位填充处理以产生经位填充的原始CAN帧;根据所述经位填充的原始CAN帧计算循环冗余校验CRC码;以及将所计算的CRC码插入到所述经位填充的原始CAN帧中。6.根据权利要求1所述的电路,其中处理所述输出序列包括:检测所述输出序列中具有显性值的帧开始位;对所述输出序列中具有显性值的连续位的第一数目进行计数,直至检测到具有隐性值的第一位;对所述输出序列中具有隐性值的连续位的第二数目进行计数,直至检测到具有显性值的第一位;以及重复对所述第一数目的所述计数和对所述第二数目的所述计数,直至检测到并处理了所述输出序列中的帧结束字段。7.根据权利要求1所述的电路,还包括:第一直接存储器访问DMA控制器,被配置为响应于所述计数器电路的所述内部计数数目达到被存储到所述第一寄存器中的所述值,执行从所述第一存储器到所述第一寄存器的所述有序第一值的集合的后续第一值的DMA存储器传送;以及第二DMA控制器,被配置为响应于所述计数器电路的所述内部计数数目达到被存储到所述第二寄存器中的所述值,或响应于所述计数器电路的所述内部计数数目达到存储到所述第一寄存器中的所述值,执行从所述第二存储器到所述第二寄存器的所述有序第二值的集合的后续第二值的DMA存储器传送。8.根据权利要求7所述的电路,其中所述处理器被配置为:对所述有序PWM周期序列中的所述PWM周期的数目进行计数;将所述第一DMA控制器配置为执行等于所计数的PWM周期的数目的、从所述第一存储器到所述第一寄存器的DMA传送的数目;以及将所述第二DMA控制器配置为执行等于所计数的PWM周期的数目的、从所述第二存储器到所述第二寄存器的DMA传送的数目。9.根据权利要求8所述的电路,其中所述第一DMA控制器或所述第二DMA控制器被配置为响应于所执行的相应DMA传送的数目等于所计数的PWM周期的数目,向所述处理器发出中断信号。
10.根据权利要求1所述的电路,其中所述处理器被配置为:将所述有序第一值的集合的附加最后值存储到所述第一存储器中,所述附加最后值高于被存储到所述第一存储器中的任何其他值;以及将所述有序第二值的集合的附加最后值存储到所述第二存储器中,所述附加最后值等于零。11.根据权利要求1所述的电路,还包括第三存储器和第四存储器,其中所述定时器电路还包括:边沿检测器电路,被耦合到所述电路的输入引脚,所述输入引脚被配置为接收输入PWM信号,所述输入PWM信号输送根据CAN协议编码的传入CAN帧,所述边沿检测器电路被配置为提供指示在所述输入PWM信号中检测到的下降沿的第一输出信号和指示在所述输入PWM信号中检测到的上升沿的第二输出信号;第三寄存器,被配置为响应于在所述PWM信号中检测到的下降沿,捕获所述计数器电路的当前计数数目;以及第四寄存器,被配置为响应于在所述PWM信号中检测到的上升沿,捕获所述计数器电路的当前计数数目,其中所述计数器电路被配置为响应于在所述输入PWM信号中检测到的下降沿,重置所述内部计数数目。12.根据权利要求11所述的电路,其中所述电路包括:第三DMA控制器,被配置为响应于在所述PWM信号中检测到的下降沿而执行被存储到所述第三寄存器中的当前值到所述第三存储器的DMA存储器传送,并且在所述第三存储器中存储指示所述输入PWM信号的相应有序PWM周期序列中的所述PWM周期的所述第一参数的有序第三值的集合,以及第四DMA控制器,被配置为响应于在所述PWM信号中检测到的上升沿而执行被存储到所述第四寄存器中的当前值到所述第四存储器...
【专利技术属性】
技术研发人员:F,
申请(专利权)人:意法半导体应用有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。