处理系统、相关集成电路、设备和方法技术方案

本公开的各实施例涉及处理系统、相关集成电路、设备和方法。处理系统包括复位电路、存储配置数据的存储器和将配置数据传输到配置数据客户端的硬件配置电路。系统执行复位阶段、配置阶段和软件运行时阶段。第一复位端子和第二复位端子与分别和配置数据客户端相关联的第一电路装置和第二电路装置相关联。配置数据包括第一端子和第二端子的第一模式配置数据和第二模式配置数据。复位阶段和配置阶段期间，第一电路装置激活强下拉，第二电路装置激活弱下拉。软件运行时间阶段期间，第一电路装置激活实现双向复位端子的弱下拉或者激活实现复位输出端子的弱上拉电阻，第二电路装置激活实现复位输入端子的弱上拉或者激活实现复位输出端子的强上拉。位输出端子的强上拉。位输出端子的强上拉。

【技术实现步骤摘要】
处理系统、相关集成电路、设备和方法
[0001]优先权
[0002]本申请要求于2021年3月25日提交的意大利申请专利号102021000007379的优先权权益，上述申请的内容通过引用以其整体在法律所允许的最大程度并入本文。


[0003]本公开的实施例涉及诸如微控制器的处理系统的复位的管理。

技术介绍

[0004]图1示出了典型电子系统，例如车辆的电子系统，该电子系统包括多个处理系统(PS)10，诸如嵌入式系统或集成电路。这样的处理系统10可以包括例如现场可编程门阵列(FPGA)、数字信号处理器(DSP)和/或微控制器(例如，专用于汽车市场的微控制器)。
[0005]例如，在图1中，三个处理系统101、102和103被示出并通过合适的通信系统20连接。例如，通信系统可以包括车辆控制总线，诸如控制器局域网(CAN)总线，并且可能包括经由网关连接到车辆控制总线的多媒体总线，诸如面向媒体的系统传输(MOST)总线。通常，处理系统10位于车辆的不同位置，并且可以包括例如发动机控制单元、变速器控制单元(TCU)、防抱死制动系统(ABS)、车身控制模块(BCM)和/或导航和/或多媒体音频系统。因此，处理系统10中的一个或多个处理系统还可以实现实时控制和调节功能。这些处理系统通常被标识为电子控制单元(ECU)。
[0006]图2示出了示例性数字处理系统10(诸如微控制器)的框图，该数字处理系统可以用作图1的处理系统10中的任何一个处理系统。
[0007]在所考虑的示例中，处理系统10包括经由软件指令编程的微处理器102，通常是中央处理单元(CPU)。通常，由微处理器102执行的软件被存储在非易失性程序存储器(Mem)104中，诸如闪存或EEPROM。因此，存储器104被配置为存储处理单元102的固件，其中固件包括将由微处理器102执行的软件指令。通常，非易失性存储器104还可以用于存储其他数据，诸如配置数据，例如校准数据。
[0008]微处理器102通常具有相关联的易失性存储器(Vol)104b，诸如随机存取存储器(RAM)。例如，存储器104b可以用于存储临时数据。
[0009]如图2所示，通常经由一个或多个存储器控制器(Cont)100执行与存储器104和/或存储器104b的通信。(多个)存储器控制器100可以集成在微处理器102中或者经由通信通道(诸如处理系统10的系统总线)连接到微处理器102。类似地，存储器104和/或存储器104b可以与微处理器102集成在单个集成电路中，或者存储器104和/或存储器104b可以是单独的集成电路的形式并且例如经由印刷电路板的迹线连接到微处理器102。
[0010]在所考虑的示例中，微处理器102可以具有从以下组中选择的一个或多个相关联的硬件资源106：一个或多个通信接口IF，例如，用于经由通信系统20交换数据，诸如通用异步接收器/传输器(UART)、串行外围接口总线(SPI)、集成电路间(I2C)、控制器局域网(CAN)总线、和/或以太网接口、和/或调试接口。
[0011]一个或多个相关联的硬件资源106还可以从包括以下项的组中被选择：一个或多个模数转换器AD和/或数模转换器DA；和/或一个或多个专用数字部件DC，诸如硬件定时器和/或计数器，或密码协处理器；和/或一个或多个模拟部件AC，诸如比较器、传感器，诸如温度传感器等；和/或一个或多个混合信号部件MSC，诸如PWM(脉冲宽度调制)驱动器。
[0012]通常，专用数字部件DC还可以对应于集成在处理系统10中的FPGA。例如，在这种情况下，存储器104还可以包括用于这种FPGA的程序数据。
[0013]因此，数字处理系统10可以支持不同的功能。例如，微处理器102的行为由存储在存储器104中的固件(例如，将由微控制器10的微处理器102执行的软件指令)确定。因此，通过安装不同的固件，相同的硬件(微控制器)可以用于不同的应用。
[0014]在这方面，预期未来一代的这样的处理系统10(例如，适于在汽车应用中使用的微控制器)表现出复杂性的增加，主要是由于所要求的功能(新协议、新特征等)的数目的增加，以及由于执行条件的严格约束(例如，较低的功耗、增加的计算功率和速度等)。
[0015]例如，最近已经提出了更复杂的多核处理系统10。这样的多核处理系统可以用于(并行地)执行图1中所示的处理系统10中的若干处理系统，诸如车辆的若干处理系统。
[0016]图3示出了多核处理系统10的示例。具体地，在所考虑的示例中，处理系统10包括连接到(片上)通信系统114的多个n个处理核(Core)1021，
…
，102
n
。例如，在实时控制系统的上下文中，处理核1021，
…
，102
n
可以是ARM核。通常，通信系统114可以包括例如基于高级可扩展接口(AXI)总线架构和/或片上网络(NoC)的一个或多个总线系统。
[0017]例如，如在处理核1021的示例处所示，每个处理核102可以包括微处理器1020和通信接口1022，该通信接口1022被配置为管理微处理器1020和通信系统114之间的通信。通常，接口1022是主接口，其被配置为将给定(读取或写入)请求从微处理器1020转发到通信系统114，并且将可选的响应从通信系统114转发到微处理器1020。然而，通信接口1022还可以包括从接口。例如，以这种方式，第一微处理器1020可以(经由第一微处理器的通信接口1022、通信系统114、和第二微处理器的通信接口1022)向第二微处理器1020发送请求。
[0018]通常，每个处理核1021，
…
，102
n
还可以包括另外的本地资源，诸如通常被标识为紧耦合存储器(TCM)的一个或多个本地存储器1026。
[0019]如前所述，典型地，处理核1021，
…
，102
n
被布置为与非易失性存储器104和/或易失性存储器104b交换数据。在多核处理系统10中，通常这些存储器是系统存储器，即，为处理核1021，
…
，102
n
共享。然而，如前所述，每个处理核1021，
…
，102
n
可以包括一个或多个附加本地存储器1026。
[0020]例如，如图3所示，处理系统10可以包括被配置为将至少一个非易失性存储器104和至少一个易失性存储器104b连接到通信系统114的一个或多个存储器控制器100。如前所述，存储器104和/或存储器104b中的一个或多个存储器可以集成在处理系统10的集成电路中或者外部地连接到集成电路。例如，处理系统10可以包括：第一易失性存储器104b，其集成在处理系统10的集成电路中并且经由第一存储器控制器100连接到通信系统114；以及第二易失性存储器104b，其相对于处理系统10的集成电路在外部并且经由第二存储器控制器100连接到本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理系统，包括：数字处理核，包括被配置为执行软件指令的微处理器；复位电路，被配置为选择性地复位所述处理系统；非易失性存储器，具有被存储的配置数据；多个配置数据客户端，每个配置数据客户端包括用于存储配置数据的寄存器；硬件配置电路，被配置为从所述非易失性存储器读取所述配置数据，并且将所述配置数据发送到所述多个配置数据客户端；其中响应于接通所述处理系统，所述处理系统被配置为顺序地执行以下阶段：复位阶段，其中所述复位电路执行所述处理系统的复位；配置阶段，其中所述硬件配置电路从所述非易失性存储器读取所述配置数据，并且将所述配置数据传输到所述多个配置数据客户端中的至少一个配置数据客户端；以及软件运行时阶段，其中所述微处理器被启动并且执行软件指令；其中所述处理系统还包括：第一复位端子和第一电路装置，其中所述第一电路装置包括：输入级，被配置为根据所述第一复位端子处的电压生成第一二进制信号；所述第一电路装置的、连接在所述第一复位端子与电源电压之间的上拉电阻，所述第一电路装置的所述上拉电阻被配置为选择性地被启用；所述第一电路装置的、连接在所述第一复位端子与接地之间的第一下拉电阻，所述第一电路装置的所述第一下拉电阻被配置为选择性地被启用；以及所述第一电路装置的、连接在所述第一复位端子与接地之间的第二下拉电阻，所述第一电路装置的所述第二下拉电阻被配置为选择性地被启用，其中所述第一电路装置的所述第二下拉电阻具有比所述第一电路装置的所述第一下拉电阻的电阻值小的电阻值；以及第二复位端子和第二电路装置，其中所述第二电路装置包括：输入级，被配置为根据所述第二复位端子处的电压生成第二二进制信号；所述第二电路装置的、连接在所述第二复位端子与所述电源电压之间的第一上拉电阻，所述第二电路装置的所述第一上拉电阻被配置为选择性地被启用；所述第二电路装置的、连接在所述第二复位端子和所述电源电压之间的第二上拉电阻，所述第二电路装置的所述第二上拉电阻被配置为选择性地被启用，其中所述第二电路装置的所述第二上拉电阻具有比所述第二电路装置的所述第一上拉电阻的电阻值小的电阻值；所述第二电路装置的、连接在所述第二复位端子与接地之间的第一下拉电阻，所述第二电路装置的所述第一下拉电阻被配置为选择性地被启用；以及所述第二电路装置的、连接在所述第二复位端子与接地之间的第二下拉电阻，所述第二电路装置的所述第二下拉电阻被配置为选择性地被启用，其中所述第二电路装置的所述第二下拉电阻具有比所述第二电路装置的所述第一下拉电阻的电阻值小的电阻值；其中在所述复位阶段和所述配置阶段期间：所述第一电路装置被配置为启用所述第一电路装置的所述第二下拉电阻；以及所述第二电路装置被配置为启用所述第二电路装置的所述第一下拉电阻；以及其中所述第一电路装置和所述第二电路装置各自分别具有所述多个配置数据客户端
中的、与其相关联的至少一个配置数据客户端，并且其中所述配置数据包括用于所述第一复位端子的第一模式配置数据和用于所述第二复位端子的第二模式配置数据，由此所述第一模式配置数据和所述第二模式配置数据在所述配置阶段期间被传输到所述多个配置数据客户端中的至少一个配置数据客户端；以及其中在所述软件运行时阶段期间：所述第一电路装置被配置为：当所述第一模式配置数据指示所述第一复位端子待被配置为双向复位端子时，将所述第一复位端子配置为双向复位端子并且激活所述第一电路装置的所述第一下拉电阻；以及当所述第一模式配置数据指示所述第一复位端子待被配置为复位输出端子时，启用所述第一电路装置的所述上拉电阻；以及所述第二电路装置被配置为：当所述第二模式配置数据指示所述第二复位端子待被配置为复位输出端子时，将所述第二复位端子配置为双向复位端子并且激活所述第二电路装置的所述第二下拉电阻；以及当所述第二模式配置数据指示所述第二复位端子待被配置为复位输入端子时，维持启用所述第二电路装置的所述第一下拉电阻。2.根据权利要求1所述的处理系统，其中：所述第一电路装置包括：上拉电阻器，具有连接到所述电源电压的第一端子和经由第一电子开关连接到所述第一复位端子的第二端子，从而实现所述上拉电阻；第一下拉电阻器，具有连接到接地的第一端子和经由第二电子开关连接到所述第一复位端子的第二端子，从而实现所述第一下拉电阻；以及第二下拉电阻器，具有连接到接地的第一端子和经由第三电子开关连接到所述第一复位端子的第二端子，从而实现所述第二下拉电阻；和/或所述第二电路装置包括：第一上拉电阻器，具有连接到所述电源电压的第一端子和经由第一电子开关连接到所述第二复位端子的第二端子，从而实现所述第一上拉电阻；第二上拉电阻器，具有连接到所述电源电压的第一端子和经由第二电子开关连接到所述第二复位端子的第二端子，从而实现所述第二上拉电阻；第一下拉电阻器，具有连接到接地的第一端子和经由第三电子开关连接到所述第二复位端子的第二端子，从而实现所述第一下拉电阻；以及第二下拉电阻器，具有连接到接地的第一端子和经由第四电子开关连接到所述第二复位端子的第二端子，从而实现所述第二下拉电阻。3.根据权利要求1所述的处理系统，其中：所述第一电路装置包括：上拉电阻器，具有连接到所述电源电压的第一端子和经由第一电子开关连接到所述第一复位端子的第二端子，从而实现所述上拉电阻；下拉电阻器，具有连接到接地的第一端子和经由第二电子开关连接到所述第一复位端子的第二端子，从而实现所述第一下拉电阻；以及输出级，被配置为选择性地将所述第一复位端子连接到接地，从而实现所述第二下拉电阻；和/或所述第二电路装置包括：上拉电阻器，具有连接到所述电源电压的第一端子和经由第一电子开关连接到所述第二复位端子的第二端子，从而实现所述第一上拉电阻；下拉电阻器，具有连接到接地的第一端子和经由第二电子开关连接到所述第二复位端子的第二端子，从而实现所述第一下拉电阻；以及输出级，其被配置为选择性地将所述第一复位端子连接到所述电源电压或接地，从而实现所述第二上拉电阻和所述第二下拉电阻。
4.根据权利要求1所述的处理系统，其中所述第二电路装置被配置为：当所述第二模式配置数据指示所述第二端子待被配置为复位输出端子时，根据所述第二模式配置数据来激活所述第二电路装置的所述第一上拉电阻或所述第二电路装置的所述第二上拉电阻。5.根据权利要求1所述的处理系统，其中所述处理系统被配置为在所述配置阶段与所述软件运行时阶段之间执行以下阶段中的一个或多个阶段：诊断阶段，其中所述处理系统的诊断电路执行一个或多个诊断操作；另外的复位阶段，其中所述复位电路执行所述处理系统的另外的复位；另外的配置阶段，其中所述硬件配置电路再次从所述非易失性存储器读取所述配置数据，并且再次将所述配置数据传输到所述多个配置数据客户端中的至少一个配置数据客户端，以及等待阶段，其中所述处理系统等待直到经由所述第一电路装置的所述输入级接收的第一外部复位信号或经由所述第一电路装置的所述输入级接收的第二外部复位信号被解除断言为止。6.根据权利要求5所述的处理系统，其中所述处理系统被配置成监测第一复位请求信号，并且响应于确定所述第一复位请求信号被设置，顺序地执行至少以下阶段：所述复位阶段，其中所述复位电路执行所述处理系统的复位；所述配置阶段，其中所述硬件配置电路从所述非易失性存储器读取所述配置数据，并且将所述配置数据传输到所述配置数据客户端中的至少一个配置数据客户端；以及所述软件运行时阶段，其中所述微处理器被启动并且执行软件指令。7.根据权利要求6所述的处理系统，其中所述处理系统被配置成监测第二复位请求信号，并且响应于确定所述第二复位请求信号被设置来顺序地执行至少以下阶段：所述另外的复位阶段，其中所述复位电路执行所述处理系统的另外的复位；以及所述软件运行时阶段，其中所述微处理器被启动并且执行软件指...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：意法半导体应用有限公司，
类型：发明
国别省市：