处理系统、相关集成电路、设备和方法技术方案

本发明专利技术的实施例涉及处理系统、相关集成电路、设备和方法。一种处理系统，包括被配置成提供传输信号的传输端子、被配置成接收接收信号的接收端子、经由软件指令而可编程的微处理器、被配置成连接到存储器的存储器控制器、串行通信接口和通信系统。具体地，串行通信接口支持CAN FD Light操作模式和UART操作模式。为此，串行通信接口包括控制寄存器、时钟管理电路、传输移位寄存器、传输控制电路、接收移位寄存器和接收控制电路。对应地，微处理器可以经由相同的串行通信接口发送和/或接收CAN FD Light或UART帧。Light或UART帧。Light或UART帧。

【技术实现步骤摘要】
处理系统、相关集成电路、设备和方法
[0001]相关申请的交叉引用
[0002]本申请是于2021年08月20日提交的、题目为“Processing System,Related Integrated Circuit,Device and Method”(处理系统、相关集成电路、设备和方法)的意大利专利申请号102021000022124的翻译并且要求其优先权权益，在此在法律允许的最大范围内通过引用将其并入本文。


[0003]本公开的实施例涉及被配置成经由CAN FD总线交换数据的微控制器。

技术介绍

[0004]图1示出了通常的电子系统(诸如交通工具的电子系统)，包括多个处理系统10，诸如嵌入式系统或集成电路，例如现场可编程门阵列(FPGA)、数字信号处理器(DSP)或微控制器(例如，专用于机动车市场)。
[0005]例如，在图1中示出了通过适当的通信系统20连接的三个处理系统101、102和103。例如，通信系统可以包括交通工具控制总线(诸如控制器局域网(CAN)总线)，并且可能包括经由网关连接到交通工具控制总线的多媒体总线(诸如面向媒体的系统传输(MOST)总线)。通常，处理系统10位于交通工具的不同位置处，并且可以包括例如引擎控制单元、传输控制单元(TCU)、防抱死制动系统(ABS)、主体控制模块(BCM)和/或导航和/或多媒体音频系统。对应地，处理系统10中的一个或多个处理系统也可以实现实时控制和调节功能。这些处理系统通常被标识为电子控制单元。
[0006]图2示出了示例性数字处理系统10(特别是微控制器)的框图，其可以被用作图1的处理系统10中的任一个处理系统。
[0007]在所考虑的示例中，处理系统10包括经由软件指令编程的微处理器102，通常是中央处理单元(CPU)。通常，由微处理器102执行的软件被存储在诸如闪存或EEPROM的非易失性程序存储器104中。因此，存储器104被配置成存储处理单元102的固件，其中固件包括要由微处理器102执行的软件指令。通常，非易失性存储器104也可以被用于存储其它数据，诸如配置数据，例如校准数据。
[0008]微处理器102通常还与诸如随机存取存储器(RAM)的易失性存储器104b相关联。例如，存储器104b可以用于存储临时数据。
[0009]如图2中所示，与存储器104和/或104b的通信通常经由一个或多个存储器控制器100来执行。存储器控制器100可以被集成在微处理器102中或经由通信通道(诸如处理系统10的系统总线)连接到微处理器102。例如，系统总线可以包括一个或多个总线系统，例如，基于高级可扩展接口(AXI)总线架构和/或片上网络(NoC)。
[0010]类似地，存储器104和/或104b可以与微处理器102一起被集成在单个集成电路中，或者存储器104和/或104b可以是分开的集成电路的形式，并且例如经由印刷电路板的迹线连接到微处理器102。
FD Light控制器IF也可以被集成在收发器320的集成电路32中。

技术实现思路

[0021]鉴于上述情况，本公开的各种实施例的目的是提供用于在微控制器中实现CAN FD Light控制器的解决方案。
[0022]根据一个或多个实施例，上述目标中的一个或多个目标通过具有在所附权利要求中具体阐述的特征的处理系统来实现。实施例还涉及相关的集成电路、设备和方法。
[0023]权利要求是本文提供的公开的技术教导的组成部分。
[0024]如前所述，各种实施例涉及适于发送和接收CAN FD Light帧的处理系统，诸如集成电路，例如微控制器。在各种实施例中，处理系统包括被配置成提供传输信号的传输端子，并且包括被配置成接收接收信号的接收端子。处理系统还包括经由软件指令而可编程的微处理器、被配置成连接到存储器的存储器控制器、串行通信接口，以及连接微处理器、存储器控制器和串行通信接口的通信系统。
[0025]具体地，在各种实施例中，串行通信接口支持CAN FD Light操作模式和UART操作模式两者。
[0026]为此，串行通信接口包括控制寄存器，该控制寄存器被配置成存储标识时钟缩放因子的数据、标识请求的位数目的数据和标识操作模式的数据，其中操作模式指示CAN FD Light模式或UART模式。在各种实施例中，控制寄存器经由微处理器而可编程。
[0027]在各种实施例中，串行通信接口包括时钟管理电路，该时钟管理电路被配置成：接收时钟信号，并且根据存储到控制寄存器的时钟缩放因子生成按比例缩小时钟信号。
[0028]在各种实施例中，为了实现串行数据传输，串行通信接口包括传输移位寄存器和传输控制电路。传输移位寄存器被配置成：当传输使能信号被断言时，响应于按比例缩小时钟信号，通过顺序地提供传输移位寄存器的内容来生成传输信号。在各种实施例中，处理系统被布置成选择性地将数据从微处理器传送到传输移位寄存器。
[0029]传输控制电路被配置成接收请求数据的传输的开始传输信号，并且响应于开始传输信号，断言传输使能信号。此外，当传输使能信号被断言时，响应于按比例缩小时钟信号，传输控制电路增加传输计数值，并且确定传输计数值是否达到存储到控制寄存器的请求的位数目。因此，响应于确定传输计数值达到请求的位数目，传输控制电路可以将传输使能信号取消断言。可选地，传输控制电路还可以向微处理器发送数据传输完成的信号。
[0030]因此，在各种实施例中，串行通信接口对CAN FD Light模式和UART模式两者使用相同的传输移位寄存器，由此经由时钟缩放因子和请求的位数目来设置传输特性。例如，在CAN FD Light模式中，请求的位数目可以对应于CAN FD Light帧的长度，而在UART模式中，请求的位数目可以通过仅激活UART模式来隐式设置。
[0031]因此，在各种实施例中，微处理器可以被配置成：生成传输CAN FD Light帧；确定传输CAN FD Light帧的长度；对控制寄存器进行编程以便将请求的位数目设置为传输CAN FD Light帧的长度，并且将操作模式设置为CAN FD Light操作模式；以及将传输CAN FD Light帧提供给传输移位寄存器。
[0032]例如，在各种实施例中，传输移位寄存器可以具有至少675位，并且微处理器可以经由通信系统将完整的传输CAN FD Light帧写入到传输移位寄存器。
[0033]备选地，传输移位寄存器可以具有给定的字大小，并且处理系统可以包括第一DMA通道。在该情况下，微处理器可以被配置成将传输CAN FD Light帧存储到存储器，并且第一DMA通道可以将给定字大小的分组从存储器传送到传输移位寄存器，从而将传输CAN FD Light帧从存储器顺序地传送到传输移位寄存器。
[0034]相反，在各种实施例中，为了实现串行数据接收，串行通信接口包括接收移位寄存器和接收控制电路。通常，传输移位寄存器和接收移位寄存器也可以利用相同的移位寄存器来实现本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理系统，包括：传输端子，被配置成提供传输信号；接收端子(RX)，被配置成接收接收信号；微处理器，经由软件指令而可编程；存储器控制器，被配置成连接到存储器；通信系统，连接所述微处理器、所述存储器控制器和串行通信接口；以及所述串行通信接口，支持控制器局域网灵活数据速率CAN FD Light操作模式和通用异步接收器/发射器UART操作模式，其中所述串行通信接口包括：控制寄存器，被配置成存储标识时钟缩放因子的数据、标识请求的位数目的数据和标识操作模式的数据，所述操作模式指示所述CAN FD Light操作模式或所述UART操作模式，其中所述控制寄存器经由所述微处理器而可编程；时钟管理电路，被配置成：接收时钟信号，并且根据存储到所述控制寄存器的所述时钟缩放因子来生成按比例缩小时钟信号；传输移位寄存器，被配置成：当传输使能信号被断言时，响应于所述按比例缩小时钟信号，通过顺序地提供所述传输移位寄存器的内容来生成所述传输信号，其中所述处理系统适于选择性地将数据从所述微处理器传送到所述传输移位寄存器；传输控制电路，被配置成：接收请求数据的传输的开始传输信号；响应于所述开始传输信号，断言所述传输使能信号；当所述传输使能信号被断言时，响应于所述按比例缩小时钟信号而增加传输计数值；确定所述传输计数值是否达到所述请求的位数目；以及响应于确定所述传输计数值达到所述请求的位数目，将所述传输使能信号取消断言；接收移位寄存器，被配置成：当接收使能信号被断言时，响应于所述按比例缩小时钟信号，将所述接收信号的逻辑电平顺序地添加到所述接收移位寄存器的内容，其中所述处理系统适于选择性地将数据从所述接收移位寄存器传送到所述微处理器；以及接收控制电路，被配置成：检测所述接收信号中的下降沿；响应于检测到所述接收信号中的所述下降沿，断言所述接收使能信号；确定存储到所述控制寄存器的所述数据是指示所述CAN FD Light操作模式还是所述UART操作模式；响应于确定存储到所述控制寄存器的所述数据指示所述CAN FD Light操作模式：当所述接收使能信号被断言，并且所述接收信号被设置为高时，响应于所述按比例缩小时钟信号而增加第一接收计数值；每次所述接收信号被设置为低时，将所述接收计数值复位；确定所述接收计数值是否达到八；以及响应于确定所述接收计数值达到八，将所述接收使能信号取消断言；以及响应于确定存储到所述控制寄存器的所述数据指示所述UART操作模式：当所述接收使能信号被断言时，响应于所述按比例缩小时钟信号而增加第二接收计数值；
确定所述接收计数值是否达到所述请求的位数目；以及响应于确定所述接收计数值达到存储到所述控制寄存器的所述请求的位数目，将所述接收使能信号取消断言。2.根据权利要求1所述的处理系统，其中所述第一接收计数值和所述第二接收计数值由相同的计数器提供。3.根据权利要求1所述的处理系统，其中所述传输移位寄存器和所述接收移位寄存器利用相同的移位寄存器实现。4.根据权利要求1所述的处理系统，其中所述微处理器被配置成：生成传输CAN FD Light帧；确定所述传输CAN FD Light帧的长度；对所述控制寄存器进行编程，以便将所述请求的位数目设置为所述传输CAN FD Light帧的所述长度，并且将所述操作模式设置为所述CAN FD Light操作模式；以及将所述传输CAN FD Light帧提供给所述传输移位寄存器。5.根据权利要求4所述的处理系统，其中：所述传输移位寄存器具有至少675位，并且所述微处理器被配置成：经由所述通信系统，将所述传输CAN FD Light帧写入到所述传输移位寄存器；或者所述传输移位寄存器具有给定字大小，并且所述处理系统包括第一直接存储器访问DMA通道，其中所述微处理器被配置成将所述传输CAN FD Light帧存储到所述存储器，并且其中所述第一DMA通道被配置成将所述给定字大小的分组从所述存储器传送到所述传输移位寄存器，从而将所述传输CAN FD Light帧从所述存储器顺序地传送到所述传输移位寄存器。6.根据权利要求1所述的处理系统，其中所述微处理器被配置成：对所述控制寄存器进行编程，以便将所述操作模式设置为所述CAN FD Light操作模式；确定所述接收控制电路是否将所述接收使能信号取消断言；响应于确定所述接收控制电路将所述接收使能信号取消断言，从所述接收移位寄存器获得接收CAN FD Light帧；以及分析所述接收CAN FD Light帧。7.根据权利要求6所述的处理系统，其中：所述接收移位寄存器具有至少675位，并且所述微处理器被配置成经由所述通信系统从所述接收移位寄存器读取所述接收CAN FD Light帧；或者所述接收移位寄存器具有给定字大小，并且所述处理系统包括第二DMA通道，其中所述第二DMA通道被配置成将所述给定字大小的分组从所述接收移位寄存器传送到所述存储器，从而将所述接收CAN FD Light帧从所述接收移位寄存器顺序地传送到所述存储器，并且其中所述微处理器被配置成从所述存储器读取所述接收CAN FD Light帧。8.根据权利要求1所述的处理系统，其中所述传输端子和所述接收端子连接到CAN FD收发器。9.根据权利要求1所述的处理系统，其中所述时钟管理电路被配置成使所述按比例缩小时钟信号的生成与同步信号同步，并且其中所述接收控制电路被配置成：响应于所述接
收信号中的上升沿和/或下降沿，生成所述同步信号。10.根据权利要求1所述的处理系统，其中所述处理系统被布置在集成电路上。11.一种设备，包括：多个处理系统，所述处理系统中的每个处理系统包括：传输端子，被配置成提供传输信号；接收端子(RX)，被配置成接收接收信号；微处理器，经由软件指令而可编程；存储器控制器，被配置成连接到存储器；通信系统，连接所述微处理器、所述存储器控制器和串行通信接口；以及所述串行通信接口，支持控制器局域网灵活数据速率CAN FD Light操作模...

【专利技术属性】
技术研发人员：F，
申请(专利权)人：意法半导体应用有限公司，
类型：发明
国别省市：