基于AXI同步读写单口SRAM的控制方法及控制器技术

本申请提供一种基于AXI同步读写单口SRAM的控制方法及设备，该方法在接收AXI总线在当前时刻发送的同步读写信息后，将读数据地址、读操作指示、写数据地址和写操作指示存储在配置的信号存储空间中；若检测到当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则将待写数据存储在配置的数据存储空间中；基于信号存储空间中当前时刻对应的读数据地址和读操作指示，执行读操作，并将得到的读数据通过配置的读数据通路上传至AXI总线上；在执行完读操作后，基于信号存储空间中当前时刻对应的写数据地址和写操作指示，将待写数据写入目标SRAM。该方法使单口SRAM具备可同时被读写功能的任务，提高了读写效率。提高了读写效率。提高了读写效率。

【技术实现步骤摘要】
基于AXI同步读写单口SRAM的控制方法及控制器


[0001]本申请涉及数据处理
，具体而言，涉及一种基于AXI同步读写单口SRAM的控制方法及控制器。

技术介绍

[0002]根据高级可扩展接口协议(Advanced eXtensible Interface，AXI)总线协议规定，挂载在AXI总线上的主机对从机具有读写并发的功能，为使AXI总线的特性得到最好的支持，充分发挥出AXI总线的性能，通常需要在设计阶段保证AXI总线上挂载的从机都具备可同时被读写的功能。
[0003]目前高级可扩展接口协议(Advanced eXtensible Interface，AXI)总线上挂接静态随机存取存储器(Static Random
‑
Access Memory，SRAM)进行读写操作的方案包括：
[0004]方案1，在AXI总线上挂接双端SRAM。该方案中对芯片设计并无特殊要求，只需要根据芯片存储需求，设置相应大小存储空间的双端SRAM即可。此方法设计简单，可以实现同读写并发，缺点是双端SRAM需要较大的面积，芯片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于AXI同步读写单口SRAM的控制方法，其特征在于，应用于分别与AXI总线和多个单口SRAM连接的控制器中，所述方法包括：接收AXI总线在当前时刻发送的同步读写信息，所述同步读写信息包括读数据地址、读操作指示、写数据地址、写操作指示和相应待写数据；将所述读数据地址、读操作指示、写数据地址和写操作指示存储在配置的信号存储空间中；若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则将所述待写数据存储在配置的数据存储空间中；所述目标SRAM为所述多个单口SRAM中的任一单口SRAM；基于所述信号存储空间中当前时刻对应的读数据地址和读操作指示，执行读操作，并将得到的读数据通过配置的读数据通路上传至所述AXI总线上；在执行完读操作后，基于所述信号存储空间中当前时刻对应的写数据地址和写操作指示，将所述待写数据写入所述目标SRAM。2.如权利要求1所述的方法，其特征在于，所述方法还包括：若检测到所述信号存储空间中当前时刻对应的读数据地址访问第一SRAM，且当前时刻对应的写数据地址访问第二SRAM，则基于所述当前时刻对应的读数据地址和读操作指示，对所述第一SRAM执行读操作；同时，基于所述当前时刻对应的写数据地址和写操作指示，将所述待写数据写入所述第二SRAM；其中，所述第一SRAM和第二SRAM为所述多个单口SRAM中两个不同的SRAM。3.如权利要求1所述的方法，其特征在于，所述控制器还包括第一选择器和第二选择器；若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则将所述待写数据存储在配置的数据存储空间中，包括：若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则控制所述第一选择器，将所述待写数据存储在配置的数据存储空间中；将得到的读数据通过配置的读数据通路上传至所述AXI总线上，包括：控制所述第二选择器，将得到的读数据通过配置的读数据通路上传至所述AXI总线上。4.如权利要求3所述的方法，其特征在于，检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，包括：检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM中的相同地址；或者，检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM中的不同地址。5.如权利要求4所述的方法，其特征在于，所述方法还包括：若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM中的相同地址，则控制所述第一选择器，将所述待写数据存储在配置的数据存...

【专利技术属性】
技术研发人员：黄钧，
申请(专利权)人：北京紫光芯能科技有限公司，
类型：发明
国别省市：