基于AXI同步读写单口SRAM的控制方法及控制器技术

本申请提供一种基于AXI同步读写单口SRAM的控制方法及设备，该方法在接收AXI总线在当前时刻发送的同步读写信息后，将读数据地址、读操作指示、写数据地址和写操作指示存储在配置的信号存储空间中；若检测到当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则将待写数据存储在配置的数据存储空间中；基于信号存储空间中当前时刻对应的读数据地址和读操作指示，执行读操作，并将得到的读数据通过配置的读数据通路上传至AXI总线上；在执行完读操作后，基于信号存储空间中当前时刻对应的写数据地址和写操作指示，将待写数据写入目标SRAM。该方法使单口SRAM具备可同时被读写功能的任务，提高了读写效率。提高了读写效率。提高了读写效率。

【技术实现步骤摘要】
基于AXI同步读写单口SRAM的控制方法及控制器


[0001]本申请涉及数据处理
，具体而言，涉及一种基于AXI同步读写单口SRAM的控制方法及控制器。

技术介绍

[0002]根据高级可扩展接口协议(Advanced eXtensible Interface，AXI)总线协议规定，挂载在AXI总线上的主机对从机具有读写并发的功能，为使AXI总线的特性得到最好的支持，充分发挥出AXI总线的性能，通常需要在设计阶段保证AXI总线上挂载的从机都具备可同时被读写的功能。
[0003]目前高级可扩展接口协议(Advanced eXtensible Interface，AXI)总线上挂接静态随机存取存储器(Static Random
‑
Access Memory，SRAM)进行读写操作的方案包括：
[0004]方案1，在AXI总线上挂接双端SRAM。该方案中对芯片设计并无特殊要求，只需要根据芯片存储需求，设置相应大小存储空间的双端SRAM即可。此方法设计简单，可以实现同读写并发，缺点是双端SRAM需要较大的面积，芯片制造时需要更多的掩膜，制造成本大大增加。
[0005]方案2，在AXI总线上挂接单端SRAM(或称“单口SRAM”)。该方案与方案1相比在成本和面积控制方面具有优势，但是对单端SRAM同时进行读写操作时，会产生冲突，即不能支持AXI总线读写操作并发的特性，造成AXI总线性能浪费。

技术实现思路

[0006]本申请实施例的目的在于提供一种基于AXI同步读写单口SRAM的控制方法及控制器，用以解决了现有技术存在的上述问题，可使单口SRAM具备可同时被读写功能的任务，且具备读写速度较快，消耗资源较少的优势。
[0007]第一方面，提供了一种基于AXI同步读写单口SRAM的控制方法，应用于分别与AXI总线和多个单口SRAM连接的控制器中，该方法可以包括：
[0008]接收AXI总线在当前时刻发送的同步读写信息，所述同步读写信息包括读数据地址、读操作指示、写数据地址、写操作指示和相应待写数据；
[0009]将所述读数据地址、读操作指示、写数据地址和写操作指示存储在配置的信号存储空间中；
[0010]若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则将所述待写数据存储在配置的数据存储空间中；所述目标SRAM为所述多个单口SRAM中的任一单口SRAM；
[0011]基于所述信号存储空间中当前时刻对应的读数据地址和读操作指示，执行读操作，并将得到的读数据通过配置的读数据通路上传至所述AXI总线上；
[0012]在执行完读操作后，基于所述信号存储空间中当前时刻对应的写数据地址和写操作指示，将所述待写数据写入所述目标SRAM。
[0013]在一个可能的实现中，所述方法还包括：
[0014]若检测到所述信号存储空间中当前时刻对应的读数据地址访问第一SRAM，且当前时刻对应的写数据地址访问第二SRAM，则基于所述当前时刻对应的读数据地址和读操作指示，对所述第一SRAM执行读操作；
[0015]同时，基于所述当前时刻对应的写数据地址和写操作指示，将所述待写数据写入所述第二SRAM；
[0016]其中，所述第一SRAM和第二SRAM为所述多个单口SRAM中两个不同的SRAM。
[0017]在一个可能的实现中，所述控制器还包括第一选择器和第二选择器；
[0018]若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则将所述待写数据存储在配置的数据存储空间中，包括：
[0019]若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则控制所述第一选择器，将所述待写数据存储在配置的数据存储空间中；
[0020]将得到的读数据通过配置的读数据通路上传至所述AXI总线上，包括：
[0021]控制所述第二选择器，将得到的读数据通过配置的读数据通路上传至所述AXI总线上。
[0022]在一个可能的实现中，检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，包括：
[0023]检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM中的相同地址；或者，检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM中的不同地址。
[0024]在一个可能的实现中，所述方法还包括：
[0025]若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM中的相同地址，则控制所述第一选择器，将所述待写数据存储在配置的数据存储空间中，之后控制所述第二选择器，从所述数据存储空间中读取存储的所述待写数据。
[0026]在一个可能的实现中，所述方法还包括：
[0027]若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM中的不同地址，则控制所述第一选择器，将所述待写数据存储在配置的数据存储空间中；
[0028]基于所述信号存储空间中当前时刻对应的读数据地址和读操作指示，控制所述第二选择器对所述目标SRAM执行读操作。
[0029]在一个可能的实现中，所述方法还包括：
[0030]实时对所述信号存储空间进行容量检测；
[0031]若检测到所述信号存储空间内不存在空闲容量，或所述信号存储空间内被占用的空闲容量达到预设容量阈值，则向所述AXI总线发送暂停写操作的指示信息。
[0032]在一个可能的实现中，基于所述信号存储空间中当前时刻对应的读数据地址和读操作指示，执行读操作，包括：
[0033]若检测到所述信号存储空间将所述当前时刻对应的读数据地址和写数据地址的地址格式分别转换为相应待访问SRAM对应的地址格式，则基于所述信号存储空间中当前时刻对应的读数据地址和读操作指示，执行读操作。
[0034]第二方面，提供了一种基于AXI同步读写单口SRAM的控制器，该控制器可以包括：
[0035]与AXI总线连接的数据接收器，用于接收AXI总线在当前时刻发送的同步读写信息，所述同步读写信息包括读数据地址、读操作指示、写数据地址、写操作指示和相应待写数据；
[0036]信号缓存器，用于将所述读数据地址、读操作指示、写数据地址和写操作指示存储在自身配置的信号存储空间中；
[0037]逻辑控制单元，用于若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则向所述数据缓存器发送存储控制信息，所述存储控制信息包括所述待写数据；所述目标SRAM为至少一个单口SRAM中的任一单口SRAM；
[0038]基于所述信号存储空间中当前时刻对应的读数据地址和读操作指示，执行读操作，并将得到的读数据发送至读数据通路；在执行完读操作后，基于所述信号存储空间中当前时刻对应的写数据地址和写操作指示，将所述待写数据写入所述目标SRAM；
[0039]数据缓存器，用于接收所述逻辑控制单元发送的所述存储控制信息，并将所述待写数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于AXI同步读写单口SRAM的控制方法，其特征在于，应用于分别与AXI总线和多个单口SRAM连接的控制器中，所述方法包括：接收AXI总线在当前时刻发送的同步读写信息，所述同步读写信息包括读数据地址、读操作指示、写数据地址、写操作指示和相应待写数据；将所述读数据地址、读操作指示、写数据地址和写操作指示存储在配置的信号存储空间中；若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则将所述待写数据存储在配置的数据存储空间中；所述目标SRAM为所述多个单口SRAM中的任一单口SRAM；基于所述信号存储空间中当前时刻对应的读数据地址和读操作指示，执行读操作，并将得到的读数据通过配置的读数据通路上传至所述AXI总线上；在执行完读操作后，基于所述信号存储空间中当前时刻对应的写数据地址和写操作指示，将所述待写数据写入所述目标SRAM。2.如权利要求1所述的方法，其特征在于，所述方法还包括：若检测到所述信号存储空间中当前时刻对应的读数据地址访问第一SRAM，且当前时刻对应的写数据地址访问第二SRAM，则基于所述当前时刻对应的读数据地址和读操作指示，对所述第一SRAM执行读操作；同时，基于所述当前时刻对应的写数据地址和写操作指示，将所述待写数据写入所述第二SRAM；其中，所述第一SRAM和第二SRAM为所述多个单口SRAM中两个不同的SRAM。3.如权利要求1所述的方法，其特征在于，所述控制器还包括第一选择器和第二选择器；若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则将所述待写数据存储在配置的数据存储空间中，包括：若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，则控制所述第一选择器，将所述待写数据存储在配置的数据存储空间中；将得到的读数据通过配置的读数据通路上传至所述AXI总线上，包括：控制所述第二选择器，将得到的读数据通过配置的读数据通路上传至所述AXI总线上。4.如权利要求3所述的方法，其特征在于，检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM，包括：检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM中的相同地址；或者，检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM中的不同地址。5.如权利要求4所述的方法，其特征在于，所述方法还包括：若检测到所述当前时刻对应的读数据地址和写数据地址均访问目标SRAM中的相同地址，则控制所述第一选择器，将所述待写数据存储在配置的数据存...

【专利技术属性】
技术研发人员：黄钧，
申请(专利权)人：北京紫光芯能科技有限公司，
类型：发明
国别省市：