微控制器和对应的操作方法技术

本公开的各实施例涉及微控制器和对应的操作方法。在实施例中，一种微控制器包括处理单元和解串

【技术实现步骤摘要】
微控制器和对应的操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年6月14日提交的意大利申请号102021000015488的权益，该申请通过引用并入本文。


[0003]本说明书涉及使用解串
‑
串行外围接口(DSPI)的微控制器中的电子通信。

技术介绍

[0004]常规微控制器可以包括一个或多个解串
‑
串行外围接口模块(例如DSPI控制器)。
[0005]意法半导体集团的公司以商品名SPC58xNx可获得的微控制器是这种常规微控制器的示例，用于例如汽车领域。这种微控制器的详细描述在于2019年6月在DS11734第5版发表的数据表“SPC584Nx、SPC58ENx、SPC58NNx
‑
用于汽车ASIL
‑
D应用的32位电源架构微控制器”和于2021年1月在RM0421第5版发表的参考手册“用于汽车ASIL
‑
D应用的SPC58xNx 32位电源架构微控制器”中提供，两者均可在st.com上在线公开获取。具体地，上面引用的参考手册RM0421的第7.8.4节(第240至242页)和第58章(第2707至2804页)提供了对这种微控制器中的解串
‑
串行外围接口的操作原理的详细描述。
[0006]简而言之，DSPI模块可以使用增强型直接存储器访问(eDMA)引擎来执行数据传送，并且它支持数据串行化和数据解串
‑
串行特征。DSPI模块可能具有三种配置。
[0007]第一配置是串行外围接口(SPI)配置，其中DSPI模块发送和接收串行数据。SPI配置允许DSPI模块作为基础SPI块操作，内部FIFO支持外部队列操作。传输数据和接收数据位于单独的FIFO(先进先出寄存器)中。包括DSPI模块的微控制器的主机CPU或DMA控制器从接收FIFO中读取接收到的数据，并且将传输数据写入传输FIFO。
[0008]第二配置是增强型解串
‑
串行接口(DSI)配置，其中DSPI模块串行化多达64个并行输入信号或寄存器位。DSPI模块还将接收到的数据解串
‑
串行为并行输出信号或存储器映射寄存器。数据使用类似SPI的协议传送。
[0009]第三配置是组合串行接口(CSI)配置，其中DSPI模块支持SPI和DSI操作模式的组合。在CSI配置的第一(正常)模式下，DSPI模块将DSI数据帧与SPI数据帧交错。交错在帧边界上进行。在CSI配置的第二模式(也称为定时串行总线配置，TSB)下，SPI数据的传输具有比DSI数据更高的优先级。在CSI配置的第三模式(也称为交错定时串行总线配置，ITSB)下，来自SPI和DSI的帧在没有优先级的情况下交错。在每次触发时，当SPI中没有帧或先前传输是来自SPI的帧时，来自DSI的帧被发送。
[0010]DSI配置和CSI配置可以被用于模拟微秒信道。
[0011]DSPI串行化可以将微控制器的一些内部模块作为输入源，如通用定时器模块(GTM)、增强型模块化输入/输出子系统(eMIOS)和/或通用输入/输出(GPIO)，并且它还提供可以由软件写入并且用作串行化数据的交替源的交替串行化数据寄存器。
[0012]在微控制器中(特别是在汽车领域)提供大量的通信外围设备是一个期望的特征。
然而，在微控制器中实施本机协议控制器可能会导致不期望的成本增加。
[0013]因此，本领域需要以低成本提供支持范围越来越广的通信协议的微控制器。
[0014]
技术实现思路
实施例提供了改进的微控制器，其支持某些通信协议而不实施相应的(硬件)协议控制器。
[0015]其他实施例可以涉及一种对应操作方法。
[0016]在一个或多个实施例中，微控制器可以包括处理单元和解串
‑
串行外围接口模块。解串
‑
串行外围接口模块可以被配置为耦合至根据所选择的通信协议操作的通信总线。处理单元可以被配置为读取旨在包括在根据所选择的通信协议编码的传出帧中的用户数据。处理单元可以被配置为根据用户数据计算旨在包括在传出帧中的CRC值。处理单元可以被配置为通过将用户数据和计算的CRC值包括到传出帧中来构成传出帧。处理单元可以被配置为根据传出帧产生根据所选择的通信协议编码的DSPI帧。处理单元可以被配置为利用DSPI帧对解串
‑
串行外围接口模块的数据寄存器进行编程，使得解串
‑
串行外围接口模块的操作导致经由通信总线传输DSPI帧。
[0017]在一个或多个实施例中，处理单元可以被配置为将位填充处理应用于根据所选择的通信协议编码的DSPI帧。
[0018]在一个或多个实施例中，解串
‑
串行外围接口模块可以包括一对差分输出引脚，该差分输出引脚被耦合至通信总线以经由差分DSPI信号驱动通信总线。
[0019]在一个或多个实施例中，解串
‑
串行外围接口模块可以被配置为耦合至收发器电路(例如CAN收发器)，以向收发器电路提供输出DSPI信号，该输出DSPI信号指示根据所选择的通信协议编码的DSPI帧。
[0020]在一个或多个实施例中，微控制器可以包括增强型直接存储器访问引擎。增强型直接存储器访问引擎可以被配置为读取用户数据和/或利用DSPI帧对解串
‑
串行外围接口模块的数据寄存器进行编程。
[0021]在一个或多个实施例中，解串
‑
串行外围接口模块可以被配置为以解串
‑
串行接口(DSI)配置操作。
[0022]在一个或多个实施例中，解串
‑
串行外围接口模块可以被配置为以组合串行接口(CSI)配置操作，并且解串
‑
串行外围接口模块可以被配置为发送与经由通信总线传输的DSPI帧交错的根据SPI格式的帧。
[0023]在一个或多个实施例中，根据SPI格式的帧可以包括被编程到解串
‑
串行外围接口模块的数据寄存器中的DSPI帧。
[0024]在一个或多个实施例中，所选择的通信协议可以是CAN协议、可选地CAN FD光协议或LIN协议或FlexRAY协议或DSI3协议。
[0025]在一个或多个实施例中，一种根据一个或多个实施例的操作微控制器的方法可以包括读取旨在包括在根据所选择的通信协议编码的传出帧中的用户数据。该方法可以包括根据用户数据计算旨在包括在传出帧中的CRC值。该方法可以包括通过将用户数据和计算的CRC值包括到传出帧中来构成传出帧。该方法可以包括根据传出帧产生根据所选择的通信协议编码的DSPI帧。该方法可以包括利用DSPI帧对解串
‑
串行外围接口模块的数据寄存器进行编程，使得解串
‑
串行外围接口模块的操作导致经由通信总线传输DSPI帧。
[0026]因此，一个或多个实施例可以促进使用低本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微控制器，包括：处理单元；以及解串
‑
串行外围接口模块，其中所述解串
‑
串行外围接口模块能够被耦合至通信总线，所述通信总线被配置为根据所选择的通信协议操作，其中所述处理单元被配置为：读取旨在包括在根据所选择的通信协议编码的传出帧中的用户数据；根据所述用户数据，计算旨在包括在所述传出帧中的循环冗余检验(CRC)值；通过将所述用户数据和所计算的CRC值包括到所述传出帧中，构成所述传出帧；根据所述传出帧，产生根据所选择的通信协议编码的DSPI帧；以及利用所述DSPI帧对所述解串
‑
串行外围接口模块的数据寄存器进行编程，并且其中所述解串
‑
串行外围接口模块被配置为经由所述通信总线传输所述DSPI帧。2.根据权利要求1所述的微控制器，其中所述处理单元被配置为将位填充处理应用于根据所选择的通信协议编码的所述DSPI帧。3.根据权利要求1所述的微控制器，其中所述解串
‑
串行外围接口模块包括一对差分输出引脚，所述差分输出引脚能够被耦合至所述通信总线，并且被配置为经由差分DSPI信号驱动所述通信总线。4.根据权利要求1所述的微控制器，其中所述解串
‑
串行外围接口模块能够被耦合至收发器电路，并且被配置为向所述收发器电路提供输出DSPI信号，所述输出DSPI信号指示根据所选择的通信协议编码的所述DSPI帧。5.根据权利要求1所述的微控制器，还包括增强型直接存储器访问引擎，其中所述增强型直接存储器访问引擎被配置为读取所述用户数据。6.根据权利要求1所述的微控制器，还包括增强型直接存储器访问引擎，其中所述增强型直接存储器访问引擎被配置为利用所述DSPI帧对所述解串
‑
串行外围接口模块的所述数据寄存器进行编程。7.根据权利要求1所述的微控制器，还包括增强型直接存储器访问引擎，其中所述增强型直接存储器访问引擎被配置为读取所述用户数据，并且利用所述DSPI帧对所述解串
‑
串行外围接口模块的所述数据寄存器进行编程。8.根据权利要求1所述的微控制器，其中所述解串
‑
串行外围接口模块被配置为以解串
‑
串行接口配置操作。9.根据权利要求1所述的微控制器，其中所述解串
‑
串行外围接口模块被配置为以组合串行接口配置操作，并且其中所述解串
‑
串行外围接口模块被配置为发送与经由所述通信总线传输的所述...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：意法半导体应用有限公司，
类型：发明
国别省市：