熔断熔丝编程单元、编程电路、控制电路和阵列制造技术

本发明专利技术公开了一种熔断熔丝编程单元、编程电路、控制电路和阵列，包括：两个efuse单元和一个模式控制管；第一efuse单元，包括：第一熔丝第一端构成该熔断熔丝编程单元的第一位线，其第二端连接第一MOS的漏端；第一MOS源端连接地，其栅端构成该熔断熔丝编程单元的第一字线；第二efuse单元，包括：第二熔丝第一端构成该熔断熔丝编程单元的第二位线，其第二端连接第二MOS的漏端；第二MOS源端连接地，其栅端构成该熔断熔丝编程单元的第二字线；模式控制管，其漏端连接第一efuse单元的位线，其源端连接第二efuse单元的位线，其栅端构成该熔断熔丝编程单元的修正信号。本发明专利技术提高了熔断熔丝编程单元阵列的使用灵活性，并实现每个存储位都具有冗余修正功能。都具有冗余修正功能。都具有冗余修正功能。

【技术实现步骤摘要】
熔断熔丝编程单元、编程电路、控制电路和阵列


[0001]本专利技术涉及集成电路领域，特别是涉及一种熔断熔丝编程单元。以及，一种熔断熔丝编程电路、一种所述熔断熔丝编程单元的控制电路和一种熔断熔丝编程单元阵列。

技术介绍

[0002]eFuse基于电子迁移(EM)原理，通过熔断熔丝的方式实现编程功能。实质是efuse内部读模块把熔丝电阻值转换为对应的逻辑值，具体原理是通过比较电路将熔断发生前后的熔丝电阻和参考电阻进行对比而产生不同电平。然而，efuse单元在编程时可能会发生熔丝未熔断、编程后电阻过小等意外现象，导致读模块输出错误的逻辑值。
[0003]常规efuse单元由1根熔丝link和1个NMOS控制选择管组成，如图1所示。
[0004]由常规efuse单元组成的阵列如图2所示，阵列由位线BL和字线WL构成。阵列中的每列位线通过1个NMOS读选择管Nsa连接到一个SA模块，读选择管Nsa栅端控制信号为RD。阵列中的每个字线连接到同一行上efuse单元的控制选择管栅端，而每列位线连接到同一列上efuse单元的熔丝端。阵列中每列位线通过1个PMOS电源选择管Mpn连接到编程电源VDDQ，该管栅端由一路BLC信号控制。
[0005]常规efuse单元阵列在编程操作时，RD＝0关闭阵列中所有位线BL到SA模块的通路。阵列中的1路位线控制BLC信号为0，其打开VDDQ到该位线BL的通路，使得该位线BL的电压为VDDQ；其他位线控制信号BLC为VDDQ，关闭VDDQ到该位线BL的通路。阵列中的1路字线WL选通，该字线上电压为VDDQ，打开该行上所有efuse单元的NMOS选择管；阵列中其他字线WL未选通，电压为0，关闭在该行上所有efuse单元的NMOS选择管。在电压为VDDQ的位线BL和电压为VDDQ的字线WL之间的efuse单元上，形成了VDDQ对地通路，编程电流流过熔丝link，通过熔断熔丝对其编程，而其他efuse单元上没有形成VDDQ和地之间通路，则保持非编程状态。
[0006]如果要对efuse单元编程输出进行修正，常规方法是在正常存储位之外增加冗余修正位。通过对这些冗余修正位的编程，将需修正位所在的地址信息和正确值记录在冗余区域。如果在读操作时，如果输入地址是有错误发生的地址，系统会忽略该地址所存储的错误值，而从冗余区域里读出预设的正确值，相当于对错误值进行了修正。这种修正方式采用的是非直接修正，也就是说为了修正1个错误位，需要花费十几个bit的区域来存储这个错误位所在的地址和正确值信息，因而占用冗余区域大而且修正量十分有限，相关电路和版图设计复杂，可靠性低。

技术实现思路

[0007]在
技术实现思路
部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]本专利技术要解决的第一个技术问题是提供一种新型熔断熔丝编程单元。
[0009]以及，一种熔断熔丝编程电路、一种所述熔断熔丝编程单元的控制电路和一种熔断熔丝编程单元阵列。
[0010]为解决上述技术问题，本专利技术提供的熔断熔丝编程单元，包括：
[0011]两个efuse单元和一个模式控制管Nsw；
[0012]第一efuse单元，包括：
[0013]第一熔丝link1，其第一端构成该熔断熔丝编程单元的第一连接端，该第一连接端连接第一位线BL1，其第二端连接第一MOSN1的漏端；
[0014]第一MOSN1，其源端连接地，其栅端构成该熔断熔丝编程单元的第二连接端，该第二连接端连接第一字线WLo；
[0015]第二efuse单元，包括：
[0016]第二熔丝link2，其第一端构成该熔断熔丝编程单元的第三连接端，该第三连接端连接第二位线BL2，其第二端连接第二MOSN2的漏端；
[0017]第二MOSN2，其源端连接地，其栅端构成该熔断熔丝编程单元的第二字线WLe；
[0018]模式控制管Nsw，其漏端连接第一efuse单元的位线BL1，其源端连接第二efuse单元的位线BL2，其栅端构成该熔断熔丝编程单元的修正信号REWL。
[0019]其中，第一MOSN1、第二MOSN2和模式控制管Nsw是NMOS。
[0020]本专利技术提供的熔断熔丝编程单元由两个efuse单元和一个NMOS管组成，构成一个5端口器件BL1，BL2，REWL，WLo，WLe，如图3所示。第一efuse单元由熔丝link1和控制管N1组成，第二efuse由熔丝link2和控制管N2构成。熔丝link1的一端构成单元的BL1端口，熔丝link2的一端构成单元的BL2端口。BL1和BL2之间，连接到NMOS管Nsw(用于模式控制)漏源两端，其栅端构成单元的REWL端口。熔丝link1的另一端与控制管N1的漏端连接，N1的源端接地。熔丝link2的另一端与控制管N2的漏端连接，N2的源端接地。控制管N1的栅端构成单元的WLo端口，控制管N2的栅端构成单元的WLe端口。
[0021]为解决上述技术问题，本专利技术提供一种所述熔断熔丝编程单元的熔断熔丝编程电路，还包括：
[0022]第一电源控制管Mp1，其漏端连接所述熔断熔丝编程单元的第一位线BL1，其栅端连接第一接编程控制信号BLC1，其源端连接编程电源VDDQ；
[0023]第一读控制管Mn1，其漏端连接所述熔断熔丝编程单元的第一位线BL1，其栅端连接第一读控制信号RDR，其源端连接第一SA模块SA1；
[0024]第二电源控制管Mp2，其漏端连接所述熔断熔丝编程单元的第二位线BL2，其栅端连接第二接编程控制信号BLC2，其源端连接编程电源VDDQ；
[0025]第二读控制管Mn2，其漏端连接所述熔断熔丝编程单元的第二位线BL2，其栅端连接第二读控制信号RD，其源端连接第二SA模块SA2。
[0026]其中，第一电源控制管Mp1和第二电源控制管Mp2是PMOS，第一读控制管Mn1和第二读控制管Mn2是NMOS。
[0027]本专利技术熔断熔丝编程电路如图4所示,由图3所示的熔断熔丝编程单元的端口BL1分别接电源控制管Mp1的漏端和读控制管Mn1的漏端。Mp1的源端接编程电源VDDQ，Mn1的源端接地。Mp1的栅端接编程控制信号BL1C，Mn1的栅端接读控制信号RDR。基本单元的端口BL2
分别接电源控制管Mp2的漏端和读控制管Mn2的漏端。Mp2的源端接编程电源VDDQ，Mn2的源端接地。Mp2的栅端接编程控制信号BL2C，Mn2的栅端接读控制信号RD。基本单元的REWL和WLo、WLe端口分别接对应的控制信号。
[0028]为解决上述技术问题，本专利技术提供一种用于所述熔断熔丝编程电路的控制电路，包括：
[0029]一个与门和一个反相器；
[0030]反相器，其输入端作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种熔断熔丝编程单元，其特征在于,包括：两个efuse单元和一个模式控制管(Nsw)；第一efuse单元，包括：第一熔丝(link1)，其第一端构成该熔断熔丝编程单元的第一连接端，该第一连接端连接第一位线(BL1)，其第二端连接第一MOS(N1)的漏端；第一MOS(N1)，其源端连接地，其栅端构成该熔断熔丝编程单元的第二连接端，该第二连接端连接第一字线(WLo)；第二efuse单元，包括：第二熔丝(link2)，其第一端构成该熔断熔丝编程单元的第三连接端，该第三连接端连接第二位线(BL2)，其第二端连接第二MOS(N2)的漏端；第二MOS(N2)，其源端连接地，其栅端构成该熔断熔丝编程单元的第四连接端，该第四连接端连接第二字线(WLe)；模式控制管(Nsw)，其漏端连接第一efuse单元的位线(BL1)，其源端连接第二efuse单元的位线(BL2)，其栅端构成该熔断熔丝编程单元的第五连接端，该第五连接端连接修正信号(REWL)。2.如权利要求1所述的熔断熔丝编程单元，其特征在于：第一MOS(N1)、第二MOS(N2)和模式控制管(Nsw)是NMOS。3.一种具有权利要求1所述熔断熔丝编程单元的熔断熔丝编程电路，其特征在于，还包括：第一电源控制管(Mp1)，其漏端连接所述熔断熔丝编程单元的第一位线(BL1)，其栅端连接第一接编程控制信号(BLC1)，其源端连接编程电源(VDDQ)；第一读控制管(Mn1)，其漏端连接所述熔断熔丝编程单元的第一位线(BL1)，其栅端连接第一读控制信号(RDR)，其源端连接第一SA模块(SA1)；第二电源控制管(Mp2)，其漏端连接所述熔断熔丝编程单元的第二位线(BL2)，其栅端连接第二接编程控制信号(BLC2)，其源端连接编程电源(VDDQ)；第二读控制管(Mn2)，其漏端连接所述熔断熔丝编程单元的第二位线(BL2)，其栅端连接第二读控制信号(RD)，其源端连接第二SA模块(SA2)。4.如权利要求3所述的熔断熔丝编程电路，其特征在于：第一电源控制管(Mp1)和第二电源控制管(Mp2)是PMOS，第一读控制管(Mn1)和第二读控制管(Mn2)是NMOS。5.一种用于权利要求3所述熔断熔丝编程电路的控制电路，其特征在于，包括：一个与门和一个反相器；反相器，其输入端作为该控制电路第一输入端，该第一输入端连接熔断熔丝编程单元的修正信号(REWL)和修正控制信号(RE)；与门，其第二输入端作为该控制电路第二输入端，该第二输入端连接熔断熔丝编程单元的第二字线(WLe)和字控制信号(WL)，其输出端连接熔断熔丝编程单元...

【专利技术属性】
技术研发人员：晏颖，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：