一种反熔丝阵列及可编程非易失性存储器制造技术

本公开涉及集成电路技术领域，公开一种反熔丝阵列及可编程非易失性存储器。该反熔丝阵列的读取电路包括比较电路、第一输出控制电路和锁存电路，比较电路连接第二节点、第三节点和第四节点，并具有第一信号端和第二信号端，第一信号端或第二信号端连接数据端口，比较电路能够在时钟控制信号为第一电平时响应于第二节点的信号根据第一信号端和第二信号端的信号比较结果向第三节点输出第一感应信号以及向第四节点输出第二感应信号；第一输出控制电路连接第二节点和接地端，用于在时钟控制信号为第一电平时导通第二节点和接地端；锁存电路连接第三节点和第四节点，能够根据第一感应信号和第二感应信号输出反熔丝阵列存储的数据。据。据。

An anti fuse array and programmable nonvolatile memory

【技术实现步骤摘要】
一种反熔丝阵列及可编程非易失性存储器


[0001]本公开涉及集成电路领域，具体而言，涉及一种反熔丝阵列及可编程非易失性存储器。

技术介绍

[0002]一次可编程(OTP，One Time Programmable)存储器具有存储状态不受断电影响的特性，能够被应用于各种
中。OTP存储器的存储单元可分为熔丝型OTP存储单元(fuse OTP memory cell)与反熔丝型OTP存储单元(anti
‑
fuse OTP memory cell)。以反熔丝型OTP存储单元为例，当反熔丝型OTP存储单元未进行编程(program)时，其为高阻抗的储存状态；反之，当反熔丝型OTP存储单元被编程时，其为低阻抗的储存状态。
[0003]反熔丝型OTP存储单元的存储信息可通过反熔丝状态读取电路进行识别并输出，相关技术中，反熔丝型OTP存储器中的读取电路容易造成电源电压不稳定。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0005]本公开提供一种反熔丝阵列及可编程非易失性存储器。
[0006]根据本公开的一个方面，提供一种反熔丝阵列，所述反熔丝阵列包括读取电路，所述读取电路连接于所述反熔丝阵列的数据端口，所述读取电路包括：比较电路，连接第二节点、第三节点和第四节点，并具有第一信号端和第二信号端，所述第一信号端或所述第二信号端连接所述数据端口，所述比较电路被配置为在时钟控制信号为第一电平时响应于所述第二节点的信号根据所述第一信号端和所述第二信号端的信号比较结果向所述第三节点输出第一感应信号以及向所述第四节点输出第二感应信号；第一输出控制电路，连接第二节点和接地端，所述第一输出控制电路被配置为在所述时钟控制信号为第一电平时导通所述第二节点和接地端；锁存电路，连接所述第三节点和所述第四节点，所述锁存电路被配置为根据所述第一感应信号和所述第二感应信号输出所述反熔丝阵列存储的数据。
[0007]在一些实施例中，所述比较电路包括：比较单元，连接所述第二节点、第五节点和第六节点，所述比较单元具有所述第一信号端和所述第二信号端，所述第一信号端连接所述数据端口，所述第二信号端用于接收预设的参考信号，所述比较单元被配置为将所述数据端口的数据信号与预设的参考信号进行比较，并响应于所述第二节点的信号根据比较结果调整所述第五节点和所述第六节点的电压值；信号放大单元，连接所述第五节点、所述第六节点、所述第三节点、所述第四节点和所述第一节点，所述信号放大单元被配置为对所述第五节点和所述第六节点的电压差值进行放大，并向所述第三节点输出所述第一感应信号以及向所述第四节点输出所述第二感应信号。
[0008]在一些实施例中，所述比较单元包括：第六晶体管，所述第六晶体管的第一端连接第五节点，所述第六晶体管的第二端连接第二节点，所述第六晶体管的控制端接收所述预
设的参考信号；第七晶体管，所述第七晶体管的第一端连接第六节点，所述第七晶体管的第二端连接所述第二节点，所述第七晶体管的控制端连接所述数据端口；所述第六晶体管、所述第七晶体管的晶体管类型相同。
[0009]在一些实施例中，所述第六晶体管、所述第七晶体管均为N型场效应管。
[0010]在一些实施例中，所述信号放大单元包括：第四晶体管，所述第四晶体管的第一端连接所述第三节点，所述第四晶体管的第二端连接所述第五节点，所述第四晶体管的控制端连接所述第四节点；第五晶体管，所述第五晶体管的第一端连接所述第四节点，所述第五晶体管的第二端连接所述第六节点，所述第五晶体管的控制端连接所述第三节点；第一晶体管，所述第一晶体管的第一端连接所述第一节点，所述第一晶体管的第二端连接所述第三节点，所述第一晶体管的控制端连接所述第四节点；第三晶体管，所述第三晶体管的第一端连接所述第一节点，所述第三晶体管的第二端连接所述第四节点，所述第三晶体管的控制端连接所述第三节点；所述第四晶体管和所述第五晶体管类型相同，所述第一晶体管和所述第三晶体管类型相同。
[0011]在一些实施例中，所述第四晶体管和所述第五晶体管为N型场效应管；所述第一晶体管和所述第三晶体管为P型场效应管。
[0012]在一些实施例中，所述读取电路还包括：第二输出控制电路，连接第一节点、所述第三节点和所述第四节点，所述第二输出控制电路被配置为在所述时钟控制信号为第二电平时将所述第一节点的充电信号传输至所述第三节点和所述第四节点，其中，所述时钟控制信号的第一电平与第二电平反相。
[0013]在一些实施例中，所述第二输出控制电路包括：第十晶体管，所述第十晶体管的第一端连接所述第一节点，所述第十晶体管的第二端连接所述第三节点，所述第十晶体管的控制端接收所述时钟控制信号；第二晶体管，所述第二晶体管的第一端连接所述第一节点，所述第二晶体管的第二端连接所述第四节点，所述第二晶体管的控制端接收所述时钟控制信号；所述第二晶体管和所述第十晶体管的类型相同。
[0014]在一些实施例中，所述第一输出控制电路包括：第八晶体管，所述第八晶体管的第一端连接所述第二节点，所述第八晶体管的第二端连接接地端，所述第八晶体管的控制端接收所述时钟控制信号，所述第二晶体管和所述第八晶体管的类型不同。
[0015]在一些实施例中，所述第八晶体管为N型场效应管，所述第二晶体管、所述第十晶体管均为P型场效应管。
[0016]在一些实施例中，所述读取电路还包括：电平调节电路，连接第五节点和第六节点，所述电平调节电路被配置为根据所述时钟控制信号调节所述第五节点和所述第六节点的电压。
[0017]在一些实施例中，所述电平调节电路包括：第九晶体管，所述第九晶体管的第一端连接所述第五节点，第九晶体管的第二端连接所述第六节点，所述第九晶体管的控制端接收第一电压信号。
[0018]在一些实施例中，所述锁存电路包括第一与非门电路和第二与非门电路，其中，所述第一与非门电路的第一输入端连接所述第三节点，所述第一与非门电路的第二输入端连接所述第二与非门电路的输出端；所述第二与非门电路的第一输入端连接所述第四节点，所述第二与非门电路的第二输入端连接所述第一与非门电路的输出端；所述锁存电路通过
所述第一与非门电路的输出端或通过所述第二与非门电路的输出端输出所述反熔丝阵列存储的数据。
[0019]在一些实施例中，在所述数据端口输出所述数据信号之后，所述时钟控制信号由所述第二电平跳变至所述第一电平。
[0020]在一些实施例中，还包括：预充电电路，与所述读取电路对应设置，所述预充电电路连接于所述比较电路的第一信号端，所述预充电电路被配置为在所述时钟控制信号为所述第一电平前对所述比较电路的第一信号端进行预充电。
[0021]根据本公开的第二方面，还提供一种可编程非易失性存储器，包括本公开任意实施例所述的反熔丝阵列。
[0022]在一些实施例中，所述存储器还包括：多个输出电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种反熔丝阵列，其特征在于，所述反熔丝阵列包括读取电路，所述读取电路连接于所述反熔丝阵列的数据端口，所述读取电路包括：比较电路，连接第二节点、第三节点和第四节点，并具有第一信号端和第二信号端，所述第一信号端或所述第二信号端连接所述数据端口，所述比较电路被配置为在时钟控制信号为第一电平时响应于所述第二节点的信号根据所述第一信号端和所述第二信号端的信号比较结果向所述第三节点输出第一感应信号以及向所述第四节点输出第二感应信号；第一输出控制电路，连接第二节点和接地端，所述第一输出控制电路被配置为在所述时钟控制信号为第一电平时导通所述第二节点和接地端；锁存电路，连接所述第三节点和所述第四节点，所述锁存电路被配置为根据所述第一感应信号和所述第二感应信号输出所述反熔丝阵列存储的数据。2.根据权利要求1所述的反熔丝阵列，其特征在于，所述比较电路包括：比较单元，连接所述第二节点、第五节点和第六节点，所述比较单元具有所述第一信号端和所述第二信号端，所述第一信号端连接所述数据端口，所述第二信号端用于接收预设的参考信号，所述比较单元被配置为将所述数据端口的数据信号与预设的参考信号进行比较，并响应于所述第二节点的信号根据比较结果调整所述第五节点和所述第六节点的电压值；信号放大单元，连接所述第五节点、所述第六节点、所述第三节点、所述第四节点和所述第一节点，所述信号放大单元被配置为对所述第五节点和所述第六节点的电压差值进行放大，并向所述第三节点输出所述第一感应信号以及向所述第四节点输出所述第二感应信号。3.根据权利要求2所述的反熔丝阵列，其特征在于，所述比较单元包括：第六晶体管，所述第六晶体管的第一端连接第五节点，所述第六晶体管的第二端连接第二节点，所述第六晶体管的控制端接收所述预设的参考信号；第七晶体管，所述第七晶体管的第一端连接第六节点，所述第七晶体管的第二端连接所述第二节点，所述第七晶体管的控制端连接所述数据端口；所述第六晶体管、所述第七晶体管的晶体管类型相同。4.根据权利要求3所述的反熔丝阵列，其特征在于，所述第六晶体管、所述第七晶体管均为N型场效应管。5.根据权利要求2所述的反熔丝阵列，其特征在于，所述信号放大单元包括：第四晶体管，所述第四晶体管的第一端连接所述第三节点，所述第四晶体管的第二端连接所述第五节点，所述第四晶体管的控制端连接所述第四节点；第五晶体管，所述第五晶体管的第一端连接所述第四节点，所述第五晶体管的第二端连接所述第六节点，所述第五晶体管的控制端连接所述第三节点；第一晶体管，所述第一晶体管的第一端连接所述第一节点，所述第一晶体管的第二端连接所述第三节点，所述第一晶体管的控制端连接所述第四节点；第三晶体管，所述第三晶体管的第一端连接所述第一节点，所述第三晶体管的第二端连接所述第四节点，所述第三晶体管的控制端连接所述第三节点；所述第四晶体管和所述第五晶体管类型相同，所述第一晶体管和所述第三晶体管类型相同。
6.根据权利要求5所述的反熔丝阵列，其特征在于，所述第四晶体管和所述第五晶体管为N型场效应管；所述第一晶体管和所述第三晶体管为P型场效应管。7.根据...

【专利技术属性】
技术研发人员：陈啸宸，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：