熔丝故障修复电路制造技术

本申请提供一种熔丝故障修复电路，包括熔丝阵列、信号存储模块和扫描修复模块。熔丝阵列包括冗余熔丝阵列和非冗余熔丝阵列，熔丝阵列无故障时冗余熔丝阵列无信号输出，非冗余熔丝阵列输出S个第一逻辑信号。信号存储模块中每个存储单元用于存储一个连接的熔丝单元发送的第一逻辑信号。扫描修复模块用于扫描信号存储模块中的存储单元，并在扫描到故障存储单元时，确定故障存储单元连接的第一熔丝单元发生故障，将第一熔丝单元替换为与第一熔丝单元对应的第一冗余熔丝单元。其中第一冗余熔丝单元属于冗余熔丝阵列，第一冗余熔丝单元对应的第一逻辑信号为正常信号。本申请可以对故障的熔丝阵列进行修复，以提高电子熔丝半导体存储器的利用率。器的利用率。器的利用率。

【技术实现步骤摘要】
熔丝故障修复电路


[0001]本申请涉及半导体集成电路技术，尤其涉及一种熔丝故障修复电路。

技术介绍

[0002]一次可编程(One Time Programmable，OTP)是半导体存储器中的一种存储器类型，电子熔丝是OTP的一种，电子熔丝例如又可以是反熔丝(Anti
‑
fuse)。在半导体存储器的使用中，尤其是在微调半导体存储器的电路参数和修复半导体存储器的某些制造问题等情况下，电子熔丝已经被广泛采用。电子熔丝存储与其他存储技术相比，它的读取操作是一种无法自定义的自动操作，即，电子熔丝存储器在设计完成后，读出顺序也将固定。
[0003]电子熔丝的制作和使用容易被工艺影响，但随着半导体工艺的发展，要求半导体存储器的体积不断缩小，进而引发电子熔丝的故障率不断提升。如果电子熔丝发生故障，则包含该电子熔丝的半导体存储器也会因为故障不能使用，造成极大的浪费。
[0004]因此，如何在电子熔丝发生故障时保障半导体存储器仍然可以使用，是亟待解决的问题。

技术实现思路

[0005]本申请提供一种熔丝故障修复电路，用以解决电子熔丝发生故障时如何保障半导体存储器仍然可以使用。
[0006]一方面，本申请提供一种熔丝故障修复电路，包括：
[0007]熔丝阵列，所述熔丝阵列的输入端用于连接电源端，所述熔丝阵列的输出端用于输出S个第一逻辑信号，其中，所述熔丝阵列包括M个熔丝单元，每个所述熔丝单元对应输出一个第一逻辑信号，S和M均为大于零的整数，且S小于M；所述M个熔丝单元包括冗余熔丝阵列和非冗余熔丝阵列，所述熔丝阵列无故障时所述冗余熔丝阵列无信号输出，所述非冗余熔丝阵列输出S个所述第一逻辑信号；
[0008]信号存储模块，包括至少M个存储单元，每个所述存储单元用于存储一个连接的熔丝单元发送的第一逻辑信号；
[0009]扫描修复模块，与所述信号存储模块信号连接，用于扫描所述信号存储模块中的存储单元，并在扫描到故障存储单元时，确定所述故障存储单元连接的第一熔丝单元发生故障，将所述第一熔丝单元替换为与所述第一熔丝单元对应的第一冗余熔丝单元，所述故障存储单元中存储的第一逻辑信号为故障信号，所述第一冗余熔丝单元属于所述冗余熔丝阵列，所述第一冗余熔丝单元对应的第一逻辑信号为正常信号。
[0010]其中一个实施例中，所述存储单元具有状态标记，所述状态标记用于标记所述存储单元中存储的第一逻辑信号为正常信号或者故障信号；
[0011]所述扫描修复模块具体用于扫描所述信号存储模块中的存储单元的状态标记，根据所述存储单元的状态标记确定所述存储单元是否为所述故障存储单元。
[0012]其中一个实施例中，所述至少M个存储单元中包括冗余存储单元和非冗余存储单
元；
[0013]所述信号存储模块还包括信号检测电路，所述信号检测电路的输入端连接所述熔丝阵列的输出端，所述信号检测电路的输出端连接所述至少M个存储单元；
[0014]当所述第一逻辑信号为冗余信号时，将所述第一逻辑信号存储至所述冗余存储单元；
[0015]当所述第一逻辑信号为非冗余信号时，将所述第一逻辑信号存储至所述非冗余存储单元。
[0016]其中一个实施例中，还包括：
[0017]冗余信号检测单元，与所述冗余存储单元的输出端连接；
[0018]当所述冗余存储单元存储有信号时，所述冗余信号检测单元输出故障修复信号。
[0019]其中一个实施例中，所述熔丝阵列由N1行L1列熔丝单元排列组成，所述至少M个存储单元形成一个N2行L2列的存储阵列，N2大于或等于N1，L2大于或等于L1；
[0020]每行存储单元分别用于存储所述熔丝阵列中一行熔丝单元输出的第一逻辑信号。
[0021]其中一个实施例中，所述信号存储模块中的第一存储单元还用于接收时钟驱动脉冲；
[0022]当所述时钟驱动脉冲为第一脉冲时，所述第一存储单元截断同行中的相邻存储单元的信号存入，同行的存储单元按照顺序存入数据，所述相邻存储单元为下一个即将存入信号的单元。
[0023]其中一个实施例中，所述扫描修复模块在确定所述第一熔丝单元所在的行和列后，根据所述第一熔丝单元所在行和列确定所述第一冗余熔丝单元所在行和列，其中，所述第一熔丝单元所在列和所述第一冗余熔丝单元所在列为对称列，所述第一熔丝单元所在的行和所述第一冗余熔丝单元所在的行相同，其中，所述对称列表示任意两列的列数之和等于其他任意两列的列数之和。
[0024]其中一个实施例中，每个所述第一逻辑信号携带有一个地址编码，每个所述存储单元设置有一个地址编码；
[0025]所述信号存储模块检测到所述第一逻辑信号携带的地址编码与所述存储单元的地址编码匹配时，将所述第一逻辑信号存入所述存储单元。
[0026]其中一个实施例中，所述熔丝单元包括：
[0027]熔丝，一端用于连接所述电源端；
[0028]晶体管，所述晶体管的源极与所述熔丝的输出端连接，所述晶体管的漏极与所述信号存储模块的输入端连接，所述晶体管的栅极用于接收与所述熔丝单元对应的地址编码；
[0029]所述晶体管用于接收所述熔丝的输出信号，并将所述熔丝的输出信号和所述熔丝单元对应的地址编码结合后输出所述第一逻辑信号。
[0030]其中一个实施例中，还包括：
[0031]反相器，所述反相器的输入端与所述晶体管的漏极连接，所述反相器的输出端与所述信号存储模块连接，所述反相器用于对所述第一逻辑信号进行信号处理后输入至所述信号存储模块。
[0032]其中一个实施例中，所述扫描修复模块还用于接收扫描编码，并根据所述扫描编
码扫描存储单元；
[0033]其中，所述扫描编码中包含存储单元的地址编码。
[0034]另一方面，本申请提供一种电性熔丝存储器，包括如第一方面所述的熔丝故障修复电路。
[0035]本申请提供的熔丝故障修复电路包括熔丝阵列、信号存储模块和扫描修复模块，所述信号存储模块用于处理并存储所述熔丝阵列中每个熔丝单元对应输出的逻辑信号，该扫描修复模块可以扫描所述信号存储模块中的存储单元，当该扫描修复模块扫描到故障存储单元时，确定出与该故障存储单元对应的第一熔丝单元，其中，该故障存储单元中存储的第一逻辑信号为故障信号。进一步的，该扫描修复模块用冗余熔丝阵列中的第一冗余熔丝单元替换非冗余熔丝阵列中的第一熔丝单元，或者说用冗余熔丝阵列中的第一冗余熔丝单元的输出替换该第一熔丝单元的输出。需要说明的是，该非冗余熔丝阵列指的是在熔丝阵列所在的存储器无故障时会使用到的熔丝阵列，而冗余熔丝阵列指的是熔丝阵列所在的存储器无故障时不会使用到的熔丝阵列。本申请提供的熔丝故障修复电路利用冗余熔丝阵列中正常的熔丝去替换非冗余熔丝阵列中发生故障的熔丝单元，使得该熔丝阵列所在的存储器即便在发生故障时也可以使用正常的熔丝阵列，从而使得电子熔丝发生故障时如何保障半导体存储器仍然可以使用，解决了现有技术中因电子熔丝故障导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种熔丝故障修复电路，其特征在于，包括：熔丝阵列，所述熔丝阵列的输入端用于连接电源端，所述熔丝阵列的输出端用于输出S个第一逻辑信号，其中，所述熔丝阵列包括M个熔丝单元，每个所述熔丝单元对应输出一个第一逻辑信号，S和M均为大于零的整数，且S小于M；所述M个熔丝单元包括冗余熔丝阵列和非冗余熔丝阵列，所述熔丝阵列无故障时所述冗余熔丝阵列无信号输出，所述非冗余熔丝阵列输出S个所述第一逻辑信号；信号存储模块，包括至少M个存储单元，每个所述存储单元用于存储一个连接的熔丝单元发送的第一逻辑信号；扫描修复模块，与所述信号存储模块信号连接，用于扫描所述信号存储模块中的存储单元，并在扫描到故障存储单元时，确定所述故障存储单元连接的第一熔丝单元发生故障，将所述第一熔丝单元替换为与所述第一熔丝单元对应的第一冗余熔丝单元，所述故障存储单元中存储的第一逻辑信号为故障信号，所述第一冗余熔丝单元属于所述冗余熔丝阵列，所述第一冗余熔丝单元对应的第一逻辑信号为正常信号。2.根权利要求1所述的熔丝故障修复电路，其特征在于，所述存储单元具有状态标记，所述状态标记用于标记所述存储单元中存储的第一逻辑信号为正常信号或者故障信号；所述扫描修复模块具体用于扫描所述信号存储模块中的存储单元的状态标记，根据所述存储单元的状态标记确定所述存储单元是否为所述故障存储单元。3.根据权利要求1所述的熔丝故障修复电路，其特征在于，所述至少M个存储单元中包括冗余存储单元和非冗余存储单元；所述信号存储模块还包括信号检测电路，所述信号检测电路的输入端连接所述熔丝阵列的输出端，所述信号检测电路的输出端连接所述至少M个存储单元；当所述第一逻辑信号为冗余信号时，将所述第一逻辑信号存储至所述冗余存储单元；当所述第一逻辑信号为非冗余信号时，将所述第一逻辑信号存储至所述非冗余存储单元。4.根据权利要求3所述的熔丝故障修复电路，其特征在于，还包括：冗余信号检测单元，与所述冗余存储单元的输出端连接；当所述冗余存储单元存储有信号时，所述冗余信号检测单元输出故障修复信号。5.根据权利要求1所述的熔丝故障修复电路，其特征在于，所述熔丝阵列由N1行L1列熔丝单元排列组成，所述至少M个存储单元形成一个N2行L2列的存储阵列，N2大于或等于N1，L2大于或等于L...

【专利技术属性】
技术研发人员：王科竣，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：