半导体装置制造方法及图纸

本实用新型专利技术公开了一种半导体装置，包括衬底，其包括多个互相平行并且排列成阵列的有源区。一隔离结构，位于有源区之间。一埋入式字线，位于衬底中并且切过隔离结构和有源区。一绝缘垫层，设置在埋入式字线正下方的衬底中并且位于有源区的相邻端部之间。绝缘垫层的底面低于隔离结构的底面，可减少相邻有源区之间的漏电流。漏电流。漏电流。

【技术实现步骤摘要】
半导体装置


[0001]本技术涉及一种半导体装置及其制造方法，特别是涉及一种动态随机存取存储器(Dynamic Random Access Memory,DRAM)及其制造方法。

技术介绍

[0002]动态随机存取存储器(dynamic random access memory,DRAM)为一种挥发性存储器，包含由多个存储单元(memory cell)构成的阵列区(array area)以及由控制电路构成的周边区(peripheral area)。各存储单元包含一晶体管(transistor)电连接至一电容器(capacitor)，由该晶体管控制该电容器中电荷的存储或释放来达到存储数据的目的。控制电路通过横跨阵列区并与各存储单元电连接的字线(word line,WL)与位线(bit line,BL)，可定位至每一存储单元以控制其数据的存取。
[0003]为了获得更高的集密度，动态随机存取存储器的结构已朝向三维(three
‑
dimensional)发展，例如采用埋入式字线栅极(buried wordline gate)以及堆叠式电容(stacked capacitor)架构。随着存储单元的排列越来越紧密，如何确保存储单元之间的电性隔离以减少信号串扰现象，为本领域重要的研究项目。

技术实现思路

[0004]本技术目的在于提供一种半导体装置及其制造方法，其在有源区之间的隔离结构正下方设置绝缘垫层，可提高电性隔离的效果，减少信号串扰现象。
[0005]本技术一实施例提供了一种半导体装置，包括一衬底，其包括多个互相平行并且排列成阵列的有源区。一隔离结构，位于所述多个有源区之间。一埋入式字线，位于所述衬底中并且切过所述隔离结构和所述多个有源区。一绝缘垫层，设置在所述埋入式字线正下方的所述衬底中，并且位于所述多个有源区的相邻端部之间，其中所述绝缘垫层的底面低于所述隔离结构的底面。
[0006]本技术一实施例提供了一种半导体装置的制造方法，包括以下步骤。首先提供一衬底，接着于所述衬底中形成一隔离沟槽，以于所述衬底中定义出多个有源区。然后形成一第一介质层填充所述隔离沟槽，其中所述第一介质层包括多个深孔，分别位于所述多个有源区的相邻端部之间。接下来，进行一蚀刻工艺，使所述多个深孔往下延伸至所述衬底中至低于所述隔离沟槽的底面，再形成一第二介质层填充所述多个深孔。后续，形成一字线沟槽，切过所述第一介质层、所述第二介质层和所述多个有源区，其中所述第二介质层剩余的部分形成位于所述字线沟槽下方的多个绝缘垫层。之后，于所述字线沟槽内形成一埋入式字线。
附图说明
[0007]所附图示提供对于此实施例更深入的了解，并纳入此说明书成为其中一部分。这些图示与描述，用来说明一些实施例的原理。须注意的是所有图示均为示意图，以说明和制
图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。
[0008]图1至图9为本技术一实施例之半导体装置的制造方法的步骤示意图，其中图1、图3和图7为平面图，图2、图4、图5、图6、图8和图9的左侧为沿着平面图中BB
’
切线的剖面图，右侧为沿着平面图中AA
’
切线的剖面图。
[0009]图10为本技术另一些实施例之半导体装置的剖面图。
[0010]其中，附图标记说明如下：
[0011]10
ꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
[0012]12
ꢀꢀꢀꢀꢀꢀꢀꢀ
有源区
[0013]13
ꢀꢀꢀꢀꢀꢀꢀꢀ
硬遮罩层
[0014]14
ꢀꢀꢀꢀꢀꢀꢀꢀ
隔离沟槽
[0015]20
ꢀꢀꢀꢀꢀꢀꢀꢀ
第一介质层
[0016]20a
ꢀꢀꢀꢀꢀꢀꢀ
隔离结构
[0017]22
ꢀꢀꢀꢀꢀꢀꢀꢀ
深孔
[0018]30
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二介质层
[0019]30a
ꢀꢀꢀꢀꢀꢀꢀ
绝缘垫层
[0020]40
ꢀꢀꢀꢀꢀꢀꢀꢀ
字线沟槽
[0021]42
ꢀꢀꢀꢀꢀꢀꢀꢀ
栅极电介质层
[0022]44
ꢀꢀꢀꢀꢀꢀꢀꢀ
导电层
[0023]46
ꢀꢀꢀꢀꢀꢀꢀꢀ
盖层
[0024]E1
ꢀꢀꢀꢀꢀꢀꢀꢀ
蚀刻工艺
[0025]WL
ꢀꢀꢀꢀꢀꢀꢀꢀ
埋入式字线
[0026]BG
ꢀꢀꢀꢀꢀꢀꢀꢀ
埋入式栅极部
[0027]PG
ꢀꢀꢀꢀꢀꢀꢀꢀ
通过栅极部
[0028]AA'
ꢀꢀꢀꢀꢀꢀꢀ
切线
[0029]BB'
ꢀꢀꢀꢀꢀꢀꢀ
切线
[0030]D1
ꢀꢀꢀꢀꢀꢀꢀꢀ
方向
[0031]D2
ꢀꢀꢀꢀꢀꢀꢀꢀ
方向
[0032]D3
ꢀꢀꢀꢀꢀꢀꢀꢀ
方向
[0033]W1
ꢀꢀꢀꢀꢀꢀꢀꢀ
宽度
[0034]W2
ꢀꢀꢀꢀꢀꢀꢀꢀ
宽度
[0035]W3
ꢀꢀꢀꢀꢀꢀꢀꢀ
宽度
[0036]W4
ꢀꢀꢀꢀꢀꢀꢀꢀ
宽度
[0037]a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
夹角
[0038]R1
ꢀꢀꢀꢀꢀꢀꢀꢀ
深度
[0039]R2
ꢀꢀꢀꢀꢀꢀꢀꢀ
深度
[0040]r
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
深度差
具体实施方式
[0041]为使熟习本技术所属
之一般技艺者能更进一步了解本技术，下文特列举本技术之优选实施例，并配合所附图示，详细说明本技术的构成内容及所欲达成之功效。须知悉的是，以下所举实施例可以在不脱离本技术的精神下，将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
[0042]请参考图1至图9，为本技术一实施例之半导体装置的制造方法的步骤示意图。首先，如图1和图2所示，提供由半导体材料构成之衬底10，例如可为硅衬底、磊晶硅衬底、硅锗衬底、碳化硅衬底或硅覆绝缘(silicon
‑
on
‑
insulator,SOI)衬底，但不限于此。衬底10可包括第一导电型的掺杂而形成具有第一导电型的井区。根据本技术一实施例，第一导电型为P型，适用的P型掺杂例如硼(B)、铝(Al)、镓(Ga)，但不限于此。图1标示的方向D1和方向D2为沿着衬底10的平面并且互相垂直的方向。衬底10的表面上可设有一硬遮罩层13，例如一氮化硅层，但不限于此。接着，对衬底10进行蚀刻工艺，以在衬底10中形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：一衬底，包括多个有源区，互相平行并且排列成阵列；一隔离结构，位于所述多个有源区之间；一埋入式字线，位于所述衬底中并且切过所述隔离结构和所述多个有源区；以及一绝缘垫层，设置在所述埋入式字线正下方的所述衬底中，并且位于所述多个有源区的相邻端部之间，其中所述绝缘垫层的底面低于所述隔离结构的底面。2.如权利要求1所述的半导体装置，其特征在于，所述隔离结构与所述绝缘垫层包括不同材料。3.如权利要求1所述的半导体装置，其特征在于，所述隔离结构的底面低于所述埋入式字线的底面。4.如权利要求...

【专利技术属性】
技术研发人员：童宇诚，张钦福，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：