基于泰勒多项式逼近的直接数字频率合成器制造技术

本发明专利技术属于数字频率合成技术领域，具体涉及一种基于泰勒多项式逼近的直接数字频率合成器，包括相位累加器、相位截取器、相幅转换器和系统时钟；相位累加器通过相位截取器与相幅转换器通信连接，相位累加器、相位截取器、相幅转换器还分别与系统时钟通信连接；相幅转换器由对数转换器、乘法器、乘法器、加法器、反对数转换器和区间选择模块组成，并基于泰勒多项式进行转换，基本转换公式为：；；式中，x为相位累加器输出的相位字经乘法器转化而成的实际角度值。本发明专利技术不仅有效地解决了直接数字频率合成器的输出杂散问题，而且大幅度降低了直接数字频率合成器的功耗，并使其获得了更好的动态性能。的动态性能。的动态性能。

【技术实现步骤摘要】
基于泰勒多项式逼近的直接数字频率合成器


[0001]本专利技术属于数字频率合成
，具体涉及一种基于泰勒多项式逼近的直接数字频率合成器。

技术介绍

[0002]近年来，直接数字频率合成（Direct Digital Frequency Synthesizer，缩写为DDS）器以其所具有的体积小、生产成本低、频率分辨率高、易于智能控制等突出优点，在数字信号处理、数字集成电路设计、雷达测量、卫星导航等多个
得到了广泛应用，与直接数字频率合成器密切相关的专利技术文献和非专利技术文献层出不穷。
[0003]例如，申请公布号为CN 104113333 A的专利技术专利申请公开了一种直接数字频率合成器，包括时钟分频模块、相位累加模块、相位分路模块、相幅转换模块、 第一交织采样模块、数模转换模块以及第二交织采样模块，时钟分频模块将系统时钟进行分频后分别给其他6个功能模块提供采样时钟；相位累加模块在输入的分频时钟控制下将输入的频率控制字进行线性相位相加输出合成信号的相位值；相位分路模块在输入的分频时钟控制下将相位累加模块输出的相位值分路输出给相幅转换模块；相幅转换模块在输入的分频时钟控制下将输入的相位值转换为对应的幅度值；第一交织采样模块在输入的分频时钟控制下将幅度值交织采样输出数字信号；数模转换模块在输入的分频时钟控制下将数字信号转换为模拟信号再经第二交织采样模块交织采样输出与系统时钟频率相同的信号。
[0004]又如，授权公告号为CN 106774630 B的专利技术专利公开了一种补偿式直接数字频率合成器，该专利技术除了包括传统直接数字频率合成器中的相位累加器、正弦查找表ROM、数模转换器DAC和低通滤波器LPF外，还包括下述部件：相位累加寄存器，用于生成第一数据流，即相位截断前第n个时钟的标准信号X[n]和相位截断后第n个时钟的误差信号e[n]，n为大于等于0的整数；相位截断补偿系数计算器，根据所述第一数据流计算第n个时钟的相位截断补偿系数Ck[n]，(k＝1,2,3,4,5)；延时对齐单元1，用于对齐所述第n个时钟的相位截断补偿系数Ck[n]与正弦查找表ROM产生的第二数据流；相位截断补偿器，根据所述第n个时钟的相位截断补偿系数Ck[n]对延时对齐后的第二数据流进行线性和非线性补偿；正弦查找误差表ROM，工作频率和存储容量与正弦查找表ROM完全一样，但每个存储单元存储了对应幅度值第n个时钟的量化误差e
’
[n]；加法器，将正弦查找表ROM和正弦查找误差表ROM相同地址单元的数据累加得到第三数据流；延时对齐单元2，用于对齐所述幅度值第n个时钟的量化误差e
’
[n]与所述第三数据流；幅度量化误差补偿系数计算器，根据延时对齐后的第三数据流X
’
[n]与量化误差
e
’
[n]计算得出幅度量化误差补偿系数；延时对齐单元3，用于对齐相位截断补偿器产生的数据流与幅度量化误差补偿系数；幅度量化误差补偿器，根据延时对齐后第n个时钟的幅度量化误差补偿系数C
’
k[n]，(k＝1,2,3,4,5)，对相位截断补偿器输出的数据进一步进行线性和非线性补偿，最后将补偿后的数据输送给数模转换器。
[0005]再如，北京交通大学研究生宋彦斌的硕士学位论文《直接数字频率合成器的研究方法与实现》对直接数字频率合成器的基本结构、工作原理及其研发方向进行了系统的归纳、分析。尤其值得一提的是，该学位论文对泰勒级数近似算法在直接数字频率合成器中的数据转换方面的应用进行系统的描述，对直接数字频率合成器的设计具有重要的参考作用。
[0006]总的说来，上述专利技术文献或非专利技术文献所公开的技术方案在一定程度上体现了直接数字频率合成器领域的技术发展趋势，但是，上述现有技术也存在一定的技术缺陷。以CN 104113333 A号专利技术专利申请所公开的技术方案为例，该专利技术能以低速的实际采样时钟，获得高速的采样频率，同时提高输出信号的频率并降低系统的功耗，这是其显著的优点，然而，该专利技术也存在系统复杂以及数据转换所采用的算法不尽合理的缺陷。以CN 106774630 B号专利技术专利所公开的技术方案为例，该专利技术较好地解决了直接数字频率合成器所存在的输出杂散问题，但是，该专利技术中的相辐转换主要是基于正弦查找表ROM的存储而实现的，其在拓展高位输出或更高的频率精度时都将会大幅度地增大正弦查找表ROM所占的面积，增加其功耗；此外，正弦查找表ROM的误差设计还存在误差位宽不一致的问题，若使用最大位宽，将会大大增大资源的消耗，且在进行查值的过程中，受地址位影响，该专利技术无法在高频条件下工作。再以硕士学位论文《直接数字频率合成器的研究方法与实现》所公开的技术方案为例，该硕士学位论文全景式地展现了直接数字频率合成器的设计方法及其发展趋势，并较为系统地研究了泰勒级数近似算法在直接数字频率合成器中的应用问题，然而，该论文中的泰勒展开是通过拟合正弦查找表ROM进行查表实现的，这就使得CN 106774630 B号专利技术专利所存在的技术缺陷同样存在于该论文所公开的技术方案中。

技术实现思路

[0007]本专利技术的目的旨在降低直接数字频率合成器输出杂散的同时，降低其功耗，并获得更好的动态性能，从而克服上述现有技术的缺陷。
[0008]为了实现上述目的，本专利技术采用了下述技术方案：一种基于泰勒多项式逼近的直接数字频率合成器，包括相位累加器、相位截取器、相幅转换器和系统时钟；相位累加器通过相位截取器与相幅转换器通信连接，相位累加器、相位截取器、相幅转换器还分别与系统时钟通信连接；其特征在于：相幅转换器由对数转换器、乘法器、乘法器、加法器、反对数转换器和区间选择模块组成，并基于泰勒多项式进行转换，基本转换公式为：；
；式中，x为相位累加器输出的相位字经乘法器转化而成的实际角度值。
[0009]进一步地，所述对数转换器共计4个，其作用是完成二进制数到其对应的对数值的转换。
[0010]进一步地，所述反对数转换器共计4个，其作用是完成对数值到其对应的二进制数的转换。
[0011]进一步地，所述对数转换器通过首“1”探测器、移位器和加法器将二进制数转换为对数值。
[0012]进一步地，所述反对数转换器通过移位器和加法器将对数值转换为二进制数。
[0013]与现有技术相比，本专利技术的主要有益效果如下：本专利技术通过利用正弦/余弦函数的泰勒多项式与其周期性特征，提出了一种基于泰勒多项式逼近的直接数字频率合成器，通过使用高效的转换器单元来完成定点系统和对数系统之间的转换，降低了正弦/余弦函数硬件实现的成本，在精度和硬件成本之间实现了良好的权衡。此外，泰勒多项式近似也得到了有效利用，从而减少了相关查找表的所占用的内存空间，提高了整个系统的性能。总之，本专利技术不仅有效地解决了直接数字频率合成器的输出杂散问题，而且大幅度降低了直接数字频率合成器的功耗，并使其获得了更好的动态性能。
附图说明
[0014]图1是本专利技术的一个实施例的结构示意图；图2是该实施例中的正弦/余弦卦象对称本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于泰勒多项式逼近的直接数字频率合成器，包括相位累加器、相位截取器、相幅转换器和系统时钟；相位累加器通过相位截取器与相幅转换器通信连接，相位累加器、相位截取器、相幅转换器还分别与系统时钟通信连接；其特征在于：相幅转换器由对数转换器、乘法器、乘法器、加法器、反对数转换器和区间选择模块组成，并基于泰勒多项式进行转换，基本转换公式为：；；式中，x为相位累加器输出的相位字经乘法器转化而成的实际角度值。2.如权利要求1所述的基于泰勒多项式逼近的直接数字频率合成器，其特征在于：所述相位累计加器由加法器和寄存器组成，位宽为32bit，输出截断后位宽为18bit，截断后的相位字通过相幅转换器进行转换得到正弦/余弦输出，其中相位字的高3bit用...

【专利技术属性】
技术研发人员：姚剑锋，袁凤江，张顺，
申请(专利权)人：佛山市蓝箭电子股份有限公司，
类型：发明
国别省市：