一种高频波形信号生成方法及其生成系统技术方案

本发明专利技术公开了一种高频波形信号生成方法，包括步骤：步骤A：通过高频芯片发出多个时钟信号，且相邻时钟信号之间均有延迟；步骤B：在同一时序内对相邻两个时钟信号的电压峰值进行比较，比较后取同一时序内时钟信号电压峰值最高的信号段；步骤C：从所有峰值最高的信号段中选择所需的信号段按时序组成波形信号。其还公开了一种使用高频波形信号生成方法的波形信号生成系统，包括FPGA器件、多个电压比较器和用于使所需的信号段组成波形信号的波形合成器，FPGA器件与波形合成器信号连接，FPGA器件输出多路时钟信号，其中相邻两路时钟信号均信号连接电压比较器，每个电压比较器均信号连接波形合成器。其能生成多种高频波形信号，适合工业推广。工业推广。工业推广。

【技术实现步骤摘要】
一种高频波形信号生成方法及其生成系统


[0001]本专利技术涉及通信
，尤其涉及一种波形信号生成方法及其生成系统。

技术介绍

[0002]在通信
，波形信号是一种常用的信号，随着通信技术的发展，对波形信号的频率需求也越来越高。
[0003]现在波形信号一般都是由发射信号的器件所直接发射的，一般器件发射出的波形信号的频率都直接受器件的发射频率影响，而一般器件能发射的频率不高，导致波形信号的频率不高。
[0004]少数能发射高频率的器件，发射波形信号的频率又很单一，不适合工业推广使用。

技术实现思路

[0005]为了克服现有技术的不足，本专利技术的目的之一在于提供一种高频波形信号生成方法，其能生成多种高频波形信号，适合工业推广；
[0006]本专利技术的目的之二在于提供一种波形信号生成系统。
[0007]本专利技术的目的之一采用以下技术方案实现：
[0008]一种波形信号生成方法，包括步骤：
[0009]步骤A：通过高频芯片发出多个时钟信号，且相邻时钟信号之间均有延迟；
[0010]步骤B：在同一时序内对相邻两个时钟信号的电压峰值进行比较，比较后取同一时序内所述时钟信号电压峰值最高的信号段；
[0011]步骤C：从所有峰值最高的信号段中选择所需的信号段按时序组成波形信号。
[0012]进一步地，在所述步骤A中，所述高频芯片为FPGA器件。
[0013]进一步地，在所述步骤A中，相邻时钟信号之间的延迟时间相等。/>[0014]进一步地，在所述步骤B中，通过电压比较器对相邻两个时钟信号进行比较。
[0015]进一步地，在所述步骤C中，通过波形合成器使所需的信号段按时序组成波形信号。
[0016]进一步地，所述波形信号的频率为1600MHz。
[0017]本专利技术的目的之二采用以下技术方案实现：
[0018]一种使用上述任一项所述高频波形信号生成方法的波形信号生成系统，包括FPGA器件、多个电压比较器和用于使所需的信号段按时序组成波形信号的波形合成器，所述FPGA器件与所述波形合成器信号连接，所述FPGA器件输出多路时钟信号，其中相邻两路时钟信号均信号连接一个电压比较器，每个电压比较器均信号连接所述波形合成器。
[0019]优选的，所述时钟信号有五路，所述电压比较器有四个，每相邻两路的时钟信号均信号连接一个电压比较器。
[0020]优选的，所述时钟信号有五路，所述电压比较器有八个，每相邻两路的时钟信号均信号连接两个电压比较器。
[0021]优选的，所述时钟信号的频率为200MHz。
[0022]相比现有技术，本专利技术的有益效果在于：
[0023]本申请通过高频芯片发射的多个时钟信号，再对多个时钟信号的电压峰值进行比较，取电压峰值较高的信号段，再对电压峰值较高的信号端按时序进行选择组合成所述的波形信号，这样所选择的信号段为所述时钟信号的一部分，也就是对所述时钟信号进行拆分组合，这样得到的波形信号的周期就为所述时钟信号的一部分，所述波形信号的频率就会被放大，而可以得到更高频率的波形信号。
[0024]另外，可以通过所述高频芯片来调节相邻时钟信号之间的延迟时间，且可从本申请的步骤C按时序随意组合所需的波形信号，这样就可以得到各种频率的波形信号，得到的波形信号的频率多样化，而适合工业推广。
附图说明
[0025]图1为本专利技术的高频波形信号生成方法的流程图；
[0026]图2为本专利技术的高频波形信号生成系统的一种实施方式的原理框图；
[0027]图3为本专利技术的FPGA器件输出五种时钟信号的示意图；
[0028]图4为本专利技术产生的一种信号波形的示意图；
[0029]图5为本专利技术产生的另一种信号波形的示意图；
[0030]图6为本专利技术产生的又一种信号波形的示意图；
[0031]图7为本专利技术的波形信号生成系统的另一种实施方式的原理框图；
[0032]图中：V1
‑
V8为电压比较器。
具体实施方式
[0033]为了能够更清楚地理解本专利技术的具体技术方案、特征和优点，下面结合附图和具体实施方式对本专利技术进行进一步的详细描述。
[0034]在本专利技术的描述中，需要说明的是，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0035]如图1所示，本申请公开了一种高频波形信号生成方法，包括步骤：
[0036]步骤A：通过高频芯片发出多个时钟信号，且相邻时钟信号之间均有延迟；
[0037]在上述步骤A中，所述高频芯片为FPGA器件。所述高频芯片为运行或者发射信号的频率可达到100MHz以上。所述FPGA器件可以发出200MHz高频的时钟信号而满足高频需求，也可以编译各种软件指令。相邻时钟信号之间的延迟时间相等，这样各个时钟信号更可控，也方便了步骤B中各个时钟信号的电压峰值比较。其中，所述FPGA器件可调节所述延迟时间。
[0038]步骤B：在同一时序内对相邻两个时钟信号的电压峰值进行比较，比较后取同一时序内所述时钟信号电压峰值最高的信号段；
[0039]在上述步骤B中，可通过电压比较器对相邻两个时钟信号进行比较。例如，如图2所示，把时钟信号a与时钟信号b进行比较，则可把输出时钟信号a的端口与电压比较器V1的+极电性连接,把输出时钟信号b的端口与电压比较器V1的
‑
极电性连接，而对时钟信号a与时钟信号b在同一时序内进行电压峰值比较，所述电压比较器V1并输出比较后所取得的电压
峰值最高的信号段，如图3所示，该峰值较高的信号段为时钟信号a上的信号段a1b1和时钟信号b上的a2b2。如果时钟信号的电压峰值相等，则不取信号段或取低电平信号段。
[0040]同理，如图2
‑
4所示，时钟信号b与时钟信号c通过电压比较器V2进行电压峰值比较，而可以得到信号段b1c1和b2c2；时钟信号c与时钟信号d通过电压比较器V3进行电压峰值比较，而可以得到信号段c1d1和c2d2；时钟信号d与时钟信号e通过电压比较器V4进行电压峰值比较，而可以得到信号段d1e1和d2e2。
[0041]步骤C：从所有峰值最高的信号段中选择所需的信号段按时序组成波形信号。
[0042]在所述步骤C中，如图2
‑
4所示，可通过波形合成器使所需的信号段按时序组成波形信号，其中可通过所述高频芯片编译发送选择所需信号段的程序或指令。所述波形合成器可以把两个或多个波形信号进行连接或则叠加，且保持幅值不变。
[0043]例如，按顺序选择信号段a1b1、b1c1、c1d1、d1e1、a2b2、b2c2、c2d2和d2e2，再在选择的相邻信号段之间加上低电平(b1b1、c1c1)就可以组成如图4所示的波形信号。
[0044]可以理解地，在选择的相邻信号段之间的时间间隔可以很短，甚至忽略不计，此时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高频波形信号生成方法，其特征在于，包括步骤：步骤A：通过高频芯片发出多个时钟信号，且相邻时钟信号之间均有延迟；步骤B：在同一时序内对相邻两个时钟信号的电压峰值进行比较，比较后取同一时序内所述时钟信号电压峰值最高的信号段；步骤C：从所有峰值最高的信号段中选择所需的信号段按时序组成波形信号。2.根据权利要求1所述的高频波形信号生成方法，其特征在于：在所述步骤A中，所述高频芯片为FPGA器件。3.根据权利要求2所述的高频波形信号生成方法，其特征在于：在所述步骤A中，相邻时钟信号之间的延迟时间相等。4.根据权利要求1所述的高频波形信号生成方法，其特征在于：在所述步骤B中，通过电压比较器对相邻两个时钟信号进行比较。5.根据权利要求1所述的高频波形信号生成方法，其特征在于：在所述步骤C中，通过波形合成器使所需的信号段按时序组成波形信号。6.根据权利要求2所述的高频波形信号生成方法，其特...

【专利技术属性】
技术研发人员：曹佶，陶峰，
申请(专利权)人：浙江杭可仪器有限公司，
类型：发明
国别省市：