改善硬掩膜刻蚀后均匀性的方法技术

本发明专利技术提供一种改善硬掩膜刻蚀后均匀性的方法，提供衬底，衬底上形成有自下而上依次叠加的第二氧化层、栅极、第一至三硬掩膜层；通过光刻和刻蚀打开第三硬掩膜层及其下方的第二、一硬掩膜层，使得部分栅极裸露，之后去除光刻胶层及抗反射涂层；以栅极相对于第二、三硬掩膜层的高选择比，刻蚀裸露的栅极形成凹槽，使得部分第一硬掩膜层上的第三硬掩膜层去除；以栅极相对于第三硬掩膜层的低选择比、第三硬掩膜层相对于第二硬掩膜层的高选择比，刻蚀第三硬掩膜层、第二硬掩膜层，使得剩余的第三硬掩膜层全部去除。本发明专利技术通过改变硬掩膜层的结构,并优化栅极刻蚀步骤中的选择比,改善了残留的硬掩膜层的负载差异。留的硬掩膜层的负载差异。留的硬掩膜层的负载差异。

【技术实现步骤摘要】
改善硬掩膜刻蚀后均匀性的方法


[0001]本专利技术涉及半导体
，特别是涉及一种改善硬掩膜刻蚀后均匀性的方法。

技术介绍

[0002]目前28纳米的HV/HK(高压/高K介质)工艺中，栅极刻蚀由于大小栅极负载的差异，导致刻蚀完后剩余的硬掩膜层厚度差异较大。这大大影响了后面的研磨工艺。目前是通过额外增加一层回刻蚀光罩来消除这个负载差异，但是工艺窗口仍较小。
[0003]为此，需要一种改善硬掩膜刻蚀后均匀性的方法。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种改善硬掩膜刻蚀后均匀性的方法，用于解决现有技术中栅极刻蚀由于大小栅极负载的差异，导致刻蚀完后剩余的硬掩膜层厚度差异较大的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种改善硬掩膜刻蚀后均匀性的方法包括：
[0006]步骤一、提供衬底，所述衬底上形成有自下而上依次叠加的第二氧化层、栅极、第一硬掩膜层、第二硬掩膜层、第三硬掩膜层；
[0007]步骤二、通过光刻和刻蚀打开第三硬掩膜层及其下方的所述第二硬掩膜层、所述第一硬掩膜层，使得部分所述栅极裸露，之后去除光刻胶层及抗反射涂层；
[0008]步骤三、以所述栅极相对于所述第二硬掩膜层、所述第三硬掩膜层的高选择比，刻蚀裸露的所述栅极形成凹槽，使得部分所述第一硬掩膜层上的所述第三硬掩膜层去除，另一部分所述第一硬掩膜层上保留部分所述第三硬掩膜层；
[0009]步骤四、以所述栅极相对于所述第三硬掩膜层的低选择比、所述第三硬掩膜层相对于第二硬掩膜层的高选择比，刻蚀所述第三硬掩膜层、所述第二硬掩膜层，使得剩余的所述第三硬掩膜层全部去除，且所述凹槽与第二氧化层相连通。
[0010]优选地，步骤一中的所述衬底为硅衬底。
[0011]优选地，步骤一中所述第二氧化层和所述第二硬掩膜层的材料均为二氧化硅。
[0012]优选地，步骤一中所述栅极的材料为多晶硅。
[0013]优选地，步骤一中所述第一硬掩膜层和所述第三硬掩膜层的材料均为氮化硅。
[0014]优选地，步骤二中通过光刻和刻蚀打开第三硬掩膜层及其下方的所述第二硬掩膜层、所述第一硬掩膜层的方法为:
[0015]在所述第三硬掩膜层上依次形成堆叠的APF薄膜、无氮介电抗反射涂层和所述光刻胶层；
[0016]通过光刻打开部分所述光刻胶层使得其下方的所述无氮介电抗反射涂层裸露，之后刻蚀裸露的所述无氮介电抗反射涂层使得其下方的APF薄膜裸露；
[0017]刻蚀裸露的所述APF薄膜使得其下方的所述第三硬掩膜层裸露，之后刻蚀裸露的
第三硬掩膜层及其下方的所述第二硬掩膜层、所述第一硬掩膜层至其下方的所述栅极裸露，之后去除所述APF薄膜。
[0018]优选地，步骤三中所述刻蚀的方法为干法刻蚀。
[0019]优选地，步骤四中所述刻蚀的方法为干法刻蚀。
[0020]优选地，所述方法用于28纳米技术节点的工艺。
[0021]优选地，所述方法用于高压高K器件的制造工艺。
[0022]如上所述，本专利技术的改善硬掩膜刻蚀后均匀性的方法，具有以下有益效果：
[0023]本专利技术通过改变硬掩膜层的结构,并优化栅极刻蚀步骤中的选择比,改善了残留的硬掩膜层的负载差异。
附图说明
[0024]图1显示为本专利技术的光刻示意图；
[0025]图2显示为本专利技术的刻蚀无氮介电抗反射涂层示意图；
[0026]图3显示为本专利技术的刻蚀APF薄膜示意图；
[0027]图4显示为本专利技术的刻蚀第一至三硬掩膜层示意图；
[0028]图5显示为本专利技术的去除APF薄膜示意图；
[0029]图6显示为本专利技术的通过第一次刻蚀栅极示意图；
[0030]图7显示为本专利技术的通过第二次刻蚀栅极示意图；
[0031]图8显示为本专利技术的工艺流程示意图。
具体实施方式
[0032]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0033]请参阅图8，本专利技术提供一种改善硬掩膜刻蚀后均匀性的方法包括：
[0034]步骤一，提供衬底01，衬底01上形成有自下而上依次叠加的第二氧化层02、栅极03、第一硬掩膜层04、第二硬掩膜层05、第三硬掩膜层06；
[0035]在本专利技术的实施例中，步骤一中的衬底01为硅衬底。
[0036]在本专利技术的实施例中，步骤一中第二氧化层02和第二硬掩膜层05的材料均为二氧化硅。
[0037]在本专利技术的实施例中，步骤一中栅极03的材料为多晶硅。
[0038]在本专利技术的实施例中，步骤一中第一硬掩膜层04和第三硬掩膜层06的材料均为氮化硅。
[0039]也就是说，现有技术中的硬掩膜层通常为堆叠的氧化层和氮化层，通过将硬掩膜的结构调整为依次淀积的底部氮化层、氧化层和顶部氮化层。
[0040]步骤二，通过光刻和刻蚀打开第三硬掩膜层06及其下方的第二硬掩膜层05、第一硬掩膜层04，使得部分栅极03裸露，之后去除光刻胶层09及抗反射涂层；
[0041]在本专利技术的实施例中,步骤二中通过光刻和刻蚀打开第三硬掩膜层06及其下方的
第二硬掩膜层05、第一硬掩膜层04的方法为:
[0042]在第三硬掩膜层06上依次形成堆叠的APF薄膜07、无氮介电抗反射涂层08和光刻胶层09；
[0043]通过光刻打开部分光刻胶层09使得其下方的无氮介电抗反射涂层08裸露，得到如图1所示的结构，之后刻蚀裸露的无氮介电抗反射涂层08，使得其下方的APF薄膜07裸露，得到如图2所示的结构；
[0044]刻蚀裸露的APF薄膜07使得其下方的第三硬掩膜层06裸露，得到如图3所示的结构，此时的光刻胶层09去除，之后刻蚀裸露的第三硬掩膜层06及其下方的第二硬掩膜层05、第一硬掩膜层04至其下方的栅极03裸露，得到如图4所示的结构，之后去除APF(advanced patterning film)薄膜07，得到如图5所示的结构。
[0045]步骤三，请参阅图6，以栅极03相对于第二硬掩膜层05、第三硬掩膜层06的高选择比，刻蚀裸露的栅极03形成凹槽，使得部分第一硬掩膜层04上的第三硬掩膜层06去除，由于负载的差异，另一部分第一硬掩膜层04上保留部分第三硬掩膜层06，此时由于第一至第三硬掩膜层的设置，第二硬掩膜层05相对于现有技术中的厚度较小；
[0046]在本专利技术的实施例中，步骤三中刻蚀的方法为干法刻蚀。
[0047]步骤四，请参阅图7，以栅极03相对于第三硬掩膜层06的低选择比、第三硬掩膜层06相对于第二硬掩膜层05的高选择比，刻蚀第三硬掩膜层06、第二硬掩膜层05，使得剩余的第三硬掩膜本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善硬掩膜刻蚀后均匀性的方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上形成有自下而上依次叠加的第二氧化层、栅极、第一至三硬掩膜层；步骤二、通过光刻和刻蚀打开第三硬掩膜层及其下方的所述第二硬掩膜层、所述第一硬掩膜层，使得部分所述栅极裸露，之后去除光刻胶层及抗反射涂层；步骤三、以所述栅极相对于所述第二、三硬掩膜层的高选择比，刻蚀裸露的所述栅极形成凹槽，使得部分所述第一硬掩膜层上的所述第三硬掩膜层去除，另一部分所述第一硬掩膜层上保留部分所述第三硬掩膜层；步骤四、以所述栅极相对于所述第三硬掩膜层的低选择比、所述第三硬掩膜层相对于第二硬掩膜层的高选择比，刻蚀所述第三硬掩膜层、所述第二硬掩膜层，使得剩余的所述第三硬掩膜层全部去除，且所述凹槽与第二氧化层相连通。2.根据权利要求所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：步骤一中的所述衬底为硅衬底。3.根据权利要求所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：步骤一中所述第二氧化层和所述第二硬掩膜层的材料均为二氧化硅。4.根据权利要求所述的改善硬掩膜刻蚀后均匀性的方法，其特征在于：步骤一中所述栅极的材料为多晶硅。5.根据权利要求所述的改善硬掩膜刻蚀后均匀性的方...

【专利技术属性】
技术研发人员：谢磊，何志斌，夏禹，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：