一种高宽带低插入损耗的SiGe数字步进衰减器制造技术

本实用新型专利技术公开了一种高宽带低插入损耗的SiGe数字步进衰减器，包括主电路以及连接在主电路上的低衰减单元和高衰减单元，低衰减单元和高衰减单元具有若干个，若干个低衰减单元与若干个高衰减单元交替分布，低衰减单元采用简化的T型衰减单元，高衰减单元采用π型衰减单元；可以解决传统的电路结构无法充分利用SiGe HBT提供的小寄生并联电容问题，使得衰减器具有较高的工作带宽，满足了DC至60GHz带宽下的工作需求；且由于简化的T型衰减单元与π型衰减单元交替分布，使得衰减器具有较好的对称性，可以实现双向衰减器的效果。可以实现双向衰减器的效果。可以实现双向衰减器的效果。

【技术实现步骤摘要】
一种高宽带低插入损耗的SiGe数字步进衰减器


[0001]本技术涉及一种高宽带低插入损耗的SiGe数字步进衰减器，属于电子元件


技术介绍

[0002]许多开关型数字步进衰减器是使用以CMOS技术实现的开关。通常，在开关型数字步进衰减器的设计中，由于实际晶体管不可避免的导通电阻，在最小衰减状态下的插入损耗在很大程度上取决于串联开关的数量。此外，在高频状态下，由这些晶体管引起的寄生并联电容通常会增加更多的插入损耗。因此，对于宽带电路，寄生并联电容变得与通态电阻一样重要。
[0003]由于其垂直物理结构的寄生并联电容很小，SiGe异质结双极晶体管(Heterojunction bipolar transistor，HBT)显示出作为射频开关的良好性能。但是，当前已有的电路结构无法充分利用SiGe HBT提供的小寄生并联电容。

技术实现思路

[0004]本技术的目的在于提供一种高宽带低插入损耗的SiGe数字步进衰减器，可以解决传统的电路结构无法充分利用SiGe HBT提供的小寄生并联电容的问题。
[0005]为达到上述目的，本技术提供如下技术方案：
[0006]一种高宽带低插入损耗的SiGe数字步进衰减器，包括主电路以及连接在所述主电路上的低衰减单元和高衰减单元，所述低衰减单元和所述高衰减单元具有若干个，若干个所述低衰减单元与若干个所述高衰减单元交替分布，所述低衰减单元采用简化的T型衰减单元，所述高衰减单元采用π型衰减单元。
[0007]进一步地，所述SiGe数字步进衰减器为六位数控衰减器，所述六位数控衰减器包括0.5dB低衰减单元、1dB低衰减单元、2dB低衰减单元、4dB高衰减单元、8dB高衰减单元和16dB高衰减单元。
[0008]进一步地，所述简化的T型衰减单元包括SiGe异质结双极晶体管Q1、电阻R1和电阻R2；
[0009]所述SiGe异质结双极晶体管Q1的基极连接所述电阻R1的一端，所述电阻R1的另一端连接所述简化的T型衰减单元的电源输入端CTRL；所述SiGe异质结双极晶体管Q1的集电极连接所述电阻R2的一端，所述电阻R2的另一端接地；所述SiGe异质结双极晶体管Q1的发射极连接所述主电路。
[0010]进一步地，所述π型衰减单元包括SiGe异质结双极晶体管Q2～Q5，电阻R3～R8；所述电阻R8连接在所述主电路上；
[0011]所述SiGe异质结双极晶体管Q2的基极和所述SiGe异质结双极晶体管Q3的基极之间串联所述电阻R3和所述电阻R4，所述电阻R3和所述电阻R4之间连接所述π型衰减单元的电源输入端CTRL；
[0012]所述SiGe异质结双极晶体管Q2的发射极连接所述电阻R8的一端、所述SiGe异质结双极晶体管Q4的发射极、所述SiGe异质结双极晶体管Q5的集电极，所述SiGe异质结双极晶体管Q2的集电极连接所述电阻R6的一端，所述电阻R6的另一端接地；
[0013]所述SiGe异质结双极晶体管Q3的发射极连接所述电阻R8的另一端、所述SiGe异质结双极晶体管Q4的集电极、所述SiGe异质结双极晶体管Q5的发射极，所述SiGe异质结双极晶体管Q3的集电极连接所述电阻R7的一端，所述电阻R7的另一端接地；
[0014]所述SiGe异质结双极晶体管Q4的基极和所述SiGe异质结双极晶体管Q5的基极相连，并连接所述电阻R5的一端，所述电阻R5的另一端连接所述π型衰减单元的电源输入端CTRL。
[0015]进一步地，当所述π型衰减单元为16dB高衰减单元时，所述电阻R8包括相互串联的电阻R8a和电阻R8b，所述16dB高衰减单元包括电容C1，所述电容C1的一端连接在所述电阻R8a和所述电阻R8b之间，另一端接地。
[0016]进一步地，所述π型衰减单元还包括电容C2和电容C3，所述SiGe异质结双极晶体管Q4的发射极和所述SiGe异质结双极晶体管Q5的集电极相连，并连接所述电容C2的一端，所述电容C2的另一端接地；所述SiGe异质结双极晶体管Q4的集电极和所述SiGe异质结双极晶体管Q5的发射极相连，并连接所述电容C3的一端，所述电容C3的另一端接地。
[0017]进一步地，当所述简化的T型衰减单元为所述1dB低衰减单元和/或所述2dB低衰减单元时，所述1dB低衰减单元和/或所述2dB低衰减单元包括电阻R11，所述电阻R11的一端与所述SiGe异质结双极晶体管Q1的发射极连接，另一端接地。
[0018]进一步地，所述SiGe数字步进衰减器还包括虚拟低衰减单元，所述虚拟低衰减单元位于所述主电路的输入端或者输出端，所述虚拟低衰减单元与所述低衰减单元相对设置。
[0019]进一步地，所述虚拟低衰减单元包括SiGe异质结双极晶体管Q6、电阻R9和电阻R10；
[0020]所述SiGe异质结双极晶体管Q6的基极连接所述电阻R9的一端，所述电阻R9的另一端接地；所述SiGe异质结双极晶体管Q6的集电极连接所述电阻R10的一端，所述电阻R10的另一端接地；所述SiGe异质结双极晶体管Q6的发射极连接所述主电路。
[0021]本技术的有益效果在于：提供了一种高宽带低插入损耗的SiGe数字步进衰减器，包括主电路以及连接在主电路上的若干个低衰减单元和若干个高衰减单元，若干个低衰减单元与若干个高衰减单元交替分布，低衰减单元采用简化的T型衰减单元，高衰减单元采用π型衰减单元；可以解决传统的电路结构无法充分利用SiGe HBT提供的小寄生并联电容问题，使得衰减器具有较高的工作带宽，满足了DC至60GHz带宽下的工作需求；且由于简化的T型衰减单元与π型衰减单元交替分布，使得衰减器具有较好的对称性，可以实现双向衰减器的效果。
[0022]上述说明仅是本技术技术方案的概述，为了能够更清楚了解本技术的技术手段，并可依照说明书的内容予以实施，以下以本技术的较佳实施例并配合附图详细说明如后。
附图说明
[0023]图1为本申请中一种高宽带低插入损耗的SiGe数字步进衰减器的电路结构图；
[0024]图2为本申请中π型衰减单元的其中一种电路结构图。
[0025]100
‑
SiGe数字步进衰减器，10
‑
主电路，11
‑
输入端，12
‑
输出端，20
‑
低衰减单元，21
‑
0.5dB低衰减单元，22
‑
1dB低衰减单元，23
‑
2dB低衰减单元，30
‑
高衰减单元，31
‑
4dB高衰减单元，32
‑
8dB高衰减单元，33
‑
16dB高衰减单元，40
‑
虚拟低衰减单元。
具体实施方式
[0026]下面结合附图和实施例，对本技术的具体实施方式作进一步详细描述。以下实施例用于说明本技术，但不用来限制本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高宽带低插入损耗的SiGe数字步进衰减器，其特征在于，包括主电路以及连接在所述主电路上的低衰减单元和高衰减单元，所述低衰减单元和所述高衰减单元具有若干个，若干个所述低衰减单元与若干个所述高衰减单元交替分布，所述低衰减单元采用简化的T型衰减单元，所述高衰减单元采用π型衰减单元。2.如权利要求1所述的高宽带低插入损耗的SiGe数字步进衰减器，其特征在于，所述SiGe数字步进衰减器为六位数控衰减器，所述六位数控衰减器包括0.5dB低衰减单元、1dB低衰减单元、2dB低衰减单元、4dB高衰减单元、8dB高衰减单元和16dB高衰减单元。3.如权利要求2所述的高宽带低插入损耗的SiGe数字步进衰减器，其特征在于，所述简化的T型衰减单元包括SiGe异质结双极晶体管Q1、电阻R1和电阻R2；所述SiGe异质结双极晶体管Q1的基极连接所述电阻R1的一端，所述电阻R1的另一端连接所述简化的T型衰减单元的电源输入端CTRL；所述SiGe异质结双极晶体管Q1的集电极连接所述电阻R2的一端，所述电阻R2的另一端接地；所述SiGe异质结双极晶体管Q1的发射极连接所述主电路。4.如权利要求2所述的高宽带低插入损耗的SiGe数字步进衰减器，其特征在于，所述π型衰减单元包括SiGe异质结双极晶体管Q2～Q5，电阻R3～R8；所述电阻R8连接在所述主电路上；所述SiGe异质结双极晶体管Q2的基极和所述SiGe异质结双极晶体管Q3的基极之间串联所述电阻R3和所述电阻R4，所述电阻R3和所述电阻R4之间连接所述π型衰减单元的电源输入端CTRL；所述SiGe异质结双极晶体管Q2的发射极连接所述电阻R8的一端、所述SiGe异质结双极晶体管Q4的发射极、所述SiGe异质结双极晶体管Q5的集电极，所述SiGe异质结双极晶体管Q2的集电极连接所述电阻R6的一端，所述电阻R6的另一端接地；所述SiGe异质结双极晶体管Q3的发射极连接所述电阻R8的另一端、所述SiGe异质结双极晶体管Q4的集电极、所述SiGe异质结双极晶体管Q5的发射极，所述SiGe异质结双极晶体管Q3的集电极连接所述电阻R7的一端，所述电阻...

【专利技术属性】
技术研发人员：丁志文，
申请(专利权)人：韦华半导体苏州有限公司，
类型：新型
国别省市：