半导体器件及其制作方法技术

本发明专利技术提供一种半导体器件及其制作方法。该半导体器件的制作方法包括：在基底的垫氧化层上形成图形化的掩模层，以掩模层为掩模，执行离子注入工艺，在基底中形成埋层；去除图形化的掩模层，增加垫氧化层的厚度形成扩散覆盖层，扩散覆盖层包括自下而上层叠的第一氧化层和第二氧化层，且采用热氧化工艺形成第一氧化层，以及采用化学气相沉积工艺形成第二氧化层；执行退火工艺，使埋层向远离扩散覆盖层的基底中扩散；去除扩散覆盖层；以及在基底上形成外延层。分两步形成扩散覆盖层可以增大去除扩散覆盖层的工艺窗口，减少扩散覆盖层残留，以及使得外延层的表面较为平整。该半导体器件利用上述半导体器件的制作方法制成。利用上述半导体器件的制作方法制成。利用上述半导体器件的制作方法制成。

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体器件的制作方法、以及一种半导体器件。

技术介绍

[0002]在BCD（BIPOLAR
‑
CMOS
‑
DMOS）工艺中通常会用N型埋层（N+ Bury layer，NBL）离子注入技术与外延技术来制备半导体器件（例如DMOS）。外延生长形成的外延层可以提供高纯度的硅，且良好的外延层可以提高高压器件的耐压性能。
[0003]现有的一种半导体器件的制作方法包括：如图1所示，在基底100上形成垫氧化层101；如图2所示，在垫氧化层101上形成图形化的掩模层102，以图形化的掩模层102为掩模，执行离子注入工艺，在基底100中形成N型埋层103；如图3所示，去除图形化的掩模层102，通过热氧化工艺增加垫氧化层101的厚度形成扩散覆盖层104，再执行退火处理，使得N型埋层103向远离扩散覆盖层104的基底中扩散；如图4所示，去除扩散覆盖层104；如图5所示，在基底100上形成外延层106。
[0004]但是利用上述半导体器件的制作方法制作半导体器件时，去除扩散覆盖层104的工艺窗口较窄，且容易出现扩散覆盖层残留，影响后续外延层106的生长；此外，生成的外延层106的表面也不平整。因此，如何增大去除扩散覆盖层的工艺窗口，减少扩散覆盖层残留，以及使得外延层的表面较为平整急需解决。

技术实现思路

[0005]专利技术人研究发现：如图3所示，在进行热氧化工艺过程中，由于N形埋层103所在区域（称为离子注入区）的基底表层较离子未注入区的基底表层更容易氧化生成氧化层，使得离子注入区上的扩散覆盖层104的厚度大于离子未注入区上的扩散覆盖层104的厚度，且形成扩散覆盖层104后，离子注入区的基底上表面低于离子未注入区的基底上表面，进而使得去除扩散覆盖层104的工艺窗口（Process Window）较窄。具体的，在去除扩散覆盖层104时，若使用低的过刻蚀（over etch），则N型埋层103所在区域的基底上容易产生扩散覆盖层残留，影响后续外延层的生长；若为了减少扩散覆盖层残留而使用高的过刻蚀，则会导致离子未注入区基底的硅损耗（Si Loss）严重，影响产品良率。此外，在去除扩散覆盖层104后，如图4所示，基底100上表面中对应于N型埋层103的部分形成有具有一定深度的凹槽105，如此使得后续形成的外延层106的表面不平整。
[0006]为了增大去除扩散覆盖层的工艺窗口，减少扩散覆盖层残留，以及使得外延层的表面较为平整，本专利技术提供一种半导体器件及其制作方法。
[0007]为了解决上述问题，本专利技术一方面提供一种半导体器件的制作方法包括：提供基底，所述基底的上表面形成有垫氧化层；在所述垫氧化层上形成图形化的掩模层，以所述图形化的掩模层为掩模，执行离子注入工艺，在所述基底中形成埋层；
去除所述图形化的掩模层，增加所述垫氧化层的厚度形成扩散覆盖层；其中，所述扩散覆盖层包括自下而上层叠的第一氧化层和第二氧化层，形成所述扩散覆盖层的方法包括采用热氧化工艺增加所述垫氧化层的厚度形成第一氧化层，以及采用化学气相沉积工艺在所述第一氧化层上沉积形成第二氧化层；执行退火工艺，使所述埋层向远离所述扩散覆盖层的基底中扩散；去除所述扩散覆盖层；以及在所述基底上形成外延层。
[0008]可选的，所述化学气相沉积工艺包括等离子体增强化学气相沉积工艺或低压化学气相沉积工艺。
[0009]可选的，所述垫氧化层的厚度为200埃~300埃。
[0010]可选的，所述埋层所在区域的基底上，所述第一氧化层的厚度为1450埃~1550埃；与所述埋层所在区域邻接区域的基底上，所述第一氧化层的厚度为1200埃~1300埃。
[0011]可选的，所述第二氧化层的厚度为1800埃~2200埃。
[0012]可选的，所述垫氧化层、所述第一氧化层和所述第二氧化层的材料均包括氧化硅。
[0013]可选的，所述离子注入工艺注入的掺杂剂包括锑或砷。
[0014]可选的，所述外延层的厚度为2.5微米~4微米。
[0015]可选的，采用包括氢氟酸的刻蚀液刻蚀去除所述扩散覆盖层。
[0016]本专利技术另一方面还提供一种半导体器件，该半导体器件利用上述的制作方法制成。
[0017]本专利技术提供的半导体器件及其制作方法中，通过离子注入工艺在提供的基底中形成埋层，然后在基底上形成扩散覆盖层之后执行退火工艺，使得埋层向远离扩散覆盖层的基底中扩散，其中，扩散覆盖层包括自下而上层叠的第一氧化层和第二氧化层，形成扩散覆盖层的方法包括采用热氧化工艺增加垫氧化层的厚度形成第一氧化层，以及采用化学气相沉积工艺在第一氧化层上沉积形成第二氧化层。形成所述埋层后，所述基底包括离子注入区和离子未注入区，将埋层所在的区域称为离子注入区，将与所述埋层所在区域邻接的区域称为离子未注入区，由于采用热氧化工艺形成氧化层时会消耗基底中的硅，且离子注入区的基底表层较离子未注入区的基底表层更容易被氧化生成氧化层，本专利技术分两步形成扩散覆盖层，即首先采用热氧化工艺形成第一氧化层，可以在形成部分厚度的扩散覆盖层的同时，修复离子注入导致的基底表面损伤，接着采用化学气相沉积工艺在第一氧化层上沉积部分厚度的扩散覆盖层（即第二氧化层），如此，可以减小形成扩散覆盖层的过程中对基底的消耗，减小离子注入区上的扩散覆盖层与离子未注入区上的扩散覆盖层之间的厚度差，有利于增大去除扩散覆盖层的工艺窗口，减少扩散覆盖层残留；还可以减小形成扩散覆盖层后离子注入区的基底上表面与离子未注入区的基底上表面之间的高度差，有利于使得后续形成的外延层的表面较为平整，进而有利于提高半导体器件的性能。
附图说明
[0018]图1为一种半导体器件的制作方法中基底上形成垫氧化层后的剖视图。
[0019]图2为一种半导体器件的制作方法中基底内形成埋层后的剖视图。
[0020]图3为一种半导体器件的制作方法中基底上形成扩散覆盖层后的剖视图。
[0021]图4为一种半导体器件的制作方法中去除基底上的扩散覆盖层后的剖视图。
[0022]图5为一种半导体器件的制作方法中基底上形成外延层后的剖视图。
[0023]图6为本专利技术一实施例中半导体器件的制作方法的流程图。
[0024]图7为本专利技术一实施例中基底上形成垫氧化层后的剖视图。
[0025]图8为本专利技术一实施例中基底内形成埋层后的剖视图。
[0026]图9为本专利技术一实施例中基底上形成扩散覆盖层后的剖视图。
[0027]图10为本专利技术一实施例中去除基底上的扩散覆盖层后的剖视图。
[0028]图11为本专利技术一实施例中基底上形成外延层后的剖视图。
[0029]附图说明：（图1至图5）100
‑
基底；101
‑
垫氧化层；102
‑
掩模层；103
‑
埋层；104
‑
扩散覆盖层；1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供基底，所述基底的上表面形成有垫氧化层；在所述垫氧化层上形成图形化的掩模层，以所述图形化的掩模层为掩模，执行离子注入工艺，在所述基底中形成埋层；去除所述图形化的掩模层，增加所述垫氧化层的厚度形成扩散覆盖层；执行退火工艺，使所述埋层向远离所述扩散覆盖层的基底中扩散；去除所述扩散覆盖层；以及在所述基底上形成外延层；其中，所述扩散覆盖层包括自下而上层叠的第一氧化层和第二氧化层，形成所述扩散覆盖层的方法包括采用热氧化工艺增加所述垫氧化层的厚度形成第一氧化层，以及采用化学气相沉积工艺在所述第一氧化层上沉积形成第二氧化层。2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述化学气相沉积工艺包括等离子体增强化学气相沉积工艺或低压化学气相沉积工艺。3.如权利要求1所述的半导体器件的制作方法，其特征在于，所述垫氧化层的厚度为200埃~300埃。4.如权利要...

【专利技术属性】
技术研发人员：许飞，王梦慧，杨宗凯，陈信全，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：