装置结构制造方法及图纸

本公开提出一种装置结构。装置结构包含结构、设置于结构上的第一保护层、设置于第一保护层上的缓冲层、设置于缓冲层的第一部分上的阻挡层、设置于阻挡层上方的重布线层、设置于阻挡层上和重布线层的侧面上的粘着层以及设置于缓冲层的第二部分上的第二保护层。第二保护层接触阻挡层、粘着层和重布线层。粘着层和重布线层。粘着层和重布线层。

【技术实现步骤摘要】
装置结构


[0001]本专利技术实施例涉及半导体技术，尤其涉及装置结构及其形成方法。

技术介绍

[0002]集成电路(integrated circuit，IC)产业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。然而，这些进步增加了加工及制造集成电路的复杂性，为了实现这些进步，在集成电路加工及制造方面也需要有类似的发展。在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的组件或线路)缩小。
[0003]电容的类型之一为金属
‑
绝缘体
‑
金属(metal
‑
insulator
‑
metal，MIM)电容，金属
‑
绝缘体
‑
金属电容用于混合信号装置和逻辑装置，例如埋置的存储器和射频装置。金属
‑
绝缘体
‑
金属电容用于储存各种半导体装置中的电荷。虽然制造金属
‑
绝缘体
‑
金属电容的现有工艺对于其预期目的为足够的，但是随着持续的元件微缩化，这些方法并非在所有方面都令人满意。

技术实现思路

[0004]在一些实施例中，提供装置结构，装置结构包含结构；第一保护层，设置于结构上；缓冲层，设置于第一保护层上；阻挡层，设置于缓冲层的第一部分上；重布线层，设置于阻挡层上方；粘着层，设置于阻挡层上和重布线层的侧面上；以及第二保护层，设置于缓冲层的第二部分上，其中第二保护层接触阻挡层、粘着层和重布线层。
[0005]在一些实施例中，提供装置结构，装置结构包含结构；第一保护层，设置于结构上；缓冲层，设置于第一保护层上，其中缓冲层具有第一厚度；阻挡层，设置于缓冲层上，其中阻挡层具有第二厚度，且第一厚度为第二厚度的约50％至约100％；重布线层，设置于阻挡层上方；粘着层，设置于重布线层的侧面上；以及第二保护层，设置于缓冲层和粘着层上，其中粘着层和第二保护层包含相同材料，粘着层具有拉伸应力，且第二保护层具有压缩应力。
[0006]在另外一些实施例中，提供装置结构的形成方法，此方法包含在缓冲层、第一保护层和结构上形成一开口；在缓冲层上及开口中形成阻挡层；在开口中的阻挡层的第一部分上方形成重布线层；在阻挡层的第二部分上形成粘着层，其中粘着层接触阻挡层和重布线层；移除粘着层形成于阻挡层的第二部分上的部分，以暴露阻挡层的第二部分；移除阻挡层的第二部分，以暴露缓冲层的一部分；以及在缓冲层暴露的部分上形成第二保护层、粘着层和重布线层。
附图说明
[0007]根据以下的详细说明并配合所附附图可以更加理解本专利技术实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件(feature)并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
[0008]图1A
‑
图1I为依据一些实施例，制造装置结构的各阶段的剖面侧视图。
[0009]附图标记如下：
[0010]100:装置结构
[0011]102:基底
[0012]104:装置层
[0013]106:互连结构
[0014]108:金属间介电层
[0015]110:介电层
[0016]112,152:导电部件
[0017]114:蚀刻停止层
[0018]116,126,128:介电层
[0019]118:金属
‑
绝缘体
‑
金属结构
[0020]120:第一电极层
[0021]122:第二电极层
[0022]124:第三电极层
[0023]130,146:保护层
[0024]132:缓冲层
[0025]134:掩模层
[0026]136,150:开口
[0027]138:阻挡层
[0028]138s,140s,142s:侧面
[0029]140:籽晶层
[0030]142:重布线层
[0031]142b:底部
[0032]142t:顶部
[0033]144:粘着层
[0034]148:介电材料
具体实施方式
[0035]要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本专利技术。例如，元件的尺寸不限于本公开的一实施方式的范围或数值，但可取决于元件的处理条件及/或要求性质。此外，在随后描述中在第二部件上方或在第二部件上形成第一部件的包括第一及第二部件形成为直接接触的实施例，以及亦可包括额外部件可形成在第一及第二部件之间，使得第一及第二部件可不直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
[0036]再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“在...之上”、“上方”、“上”、
“
顶部”、“上部”及类似的用语。除了附图所示出的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
[0037]以下描述本专利技术一些实施例。可在这些实施例描述的阶段之前、期间及之后提供额外的步骤。在不同的实施例中，可移动或消除所描述的一些阶段。可对结构添加额外的部件。在不同的实施例中，可移动或消除以下描述的一些部件。虽然以特定顺序进行讨论的一些实施例的操作，可以其他逻辑顺序进行这些操作。
[0038]图1A
‑
图1I为依据一些实施例，制造装置结构100的各阶段的剖面侧视图。如图1A所示，装置结构包含基底102以及形成于基底102上的装置层104。基底102可为半导体基底。在一些实施例中，基底102包含在基底102的至少表面上的单晶半导体层。基底102可包含结晶半导体材料，例如硅(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)、锑化铟(InSb)、磷化镓(GaP)、锑化镓(GaSb)、砷化铟铝(InAlAs)、砷化铟镓(InGaAs)、磷化镓锑(GaSbP)、锑化镓砷(GaAsSb)和磷化铟(InP)，但不限于此。举例来说，基底102由硅制成。在一些实施例中，基底102为绝缘层上覆硅(silicon
‑
on
‑
insulator，SOI)基底，绝缘层上覆硅基底包含设置于两硅层之间的绝缘层(未显示)。在一方面中，绝缘层为含氧材料，例如氧化物。
[0039]基底101可包含已适当掺杂杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置结构，包括:一结构；一第一保护层，设置于该结构上；一缓冲层，设置于该第一保护层上；一阻挡层，设置于该缓冲层的一第一部分上；一重布线层，设置于该阻挡层上方...

【专利技术属性】
技术研发人员：萧琮介，沈香谷，萧远洋，赖英耀，陈殿豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：