存储器装置及形成存储器装置的方法制造方法及图纸

一些实施例包含一种形成存储器装置的方法。将组合件形成为具有延伸通过交错绝缘及导电层级的堆叠并延伸到所述堆叠下方的第一材料中的沟道结构。反转所述组合件，使得所述第一材料在所述堆叠上方，且使得所述沟道结构的第一区域在所述堆叠下方。将所述第一区域中的至少一些与控制电路系统电耦合。移除所述第一材料中的至少一些，且暴露所述沟道结构的第二区域。邻近所述沟道结构的所述经暴露第二区域形成导电掺杂半导体材料。将掺杂剂从所述导电掺杂半导体材料向外扩散到所述沟道结构中。一些实施例包含存储器装置(例如NAND存储器组合件)。件)。件)。

【技术实现步骤摘要】
【国外来华专利技术】存储器装置及形成存储器装置的方法
[0001]相关专利数据
[0002]本申请案与2020年1月15日申请的名为“存储器装置及形成存储器装置的方法(Memory Devices and Methods of Forming Memory Devices)”的第16/743,422号美国专利申请案相关，所述专利申请案的全部内容以引用的方式并入本文中。


[0003]集成组合件(例如集成存储器)，及形成集成组合件的方法。

技术介绍

[0004]存储器为电子系统提供数据存储。快闪存储器为一种类型的存储器，且在现代计算机及装置中具有众多用途。举例来说，现代个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，计算机及其它装置在固态驱动器中利用快闪存储器以替换常规硬盘驱动器正变得越来越常见。作为又一实例，快闪存储器在无线电子装置中流行，这是因为其使制造商能够在新通信协议变得标准化时支持新通信协议并提供远程地升级装置以用于增强特征的能力。
[0005]NAND可为快闪存储器的基本架构，且可经配置以包括竖直堆叠式存储器单元。
[0006]在特定地描述NAND之前，可能有帮助的是更一般地描述集成布置内的存储器阵列的关系。图1展示现有技术装置1000的框图，所述现有技术装置包含：存储器阵列1002，其具有布置成行及列的多个存储器单元1003；以及存取线1004(例如用以传导信号WL0到WLm的字线)及第一数据线1006(例如用以传导信号BL0到BLn的位线)。存取线1004及第一数据线1006可用以向及从存储器单元1003传送信息。行解码器1007及列解码器1008对地址线1009上的地址信号A0到AX进行解码以确定将存取存储器单元1003中的哪些。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息的值。I/O线1005上的信号DQ0到DQN可表示从存储器单元1003读取或待写入到所述存储器单元的信息的值。其它装置可经由I/O线1005、地址线1009或控制线1020而与装置1000通信。存储器控制单元1018用以控制待对存储器单元1003执行的存储器操作，并利用控制线1020上的信号。装置1000可在第一供应线1030及第二供应线1032上分别接收供应电压信号Vcc及Vss。装置1000包含选择电路1040及输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017而对信号CSEL1到CSELn作出响应，以在第一数据线1006及第二数据线1013上选择可表示待从存储器单元1003读取或待编程到所述存储器单元中的信息的值的信号。列解码器1008可基于地址线1009上的A0到AX地址信号而选择性地激活CSEL1到CSELn信号。选择电路1040可选择第一数据线1006及第二数据线1013上的信号以在读取及编程操作期间在存储器阵列1002与I/O电路1017之间提供通信。
[0007]图1的存储器阵列1002可为NAND存储器阵列，且图2展示可用于图1的存储器阵列1002的三维NAND存储器装置200的示意图。装置200包括多个电荷存储装置串。在第一方向(Z
‑
Z')上，每一电荷存储装置串可包括例如堆叠于彼此上方的三十二个电荷存储装置，其
中每一电荷存储装置对应于例如三十二个层叠(tier)(例如Tier0到Tier31)中的一者。相应串的电荷存储装置可共享共同沟道区域，例如形成于半导体材料(例如多晶硅)的相应柱中的沟道区域，电荷存储装置串形成于所述沟道区域周围。在第二方向(X
‑
X')上，例如多个串的十六个第一群组中的每一第一群组可包括例如共享多个(例如三十二个)存取线(即，“全局控制栅极(CG)线”，也被称为字线WL)的八个串。存取线中的每一者可在层叠内耦合电荷存储装置。当每一电荷存储装置包括能够存储两个信息位的单元时，由同一存取线耦合(且因此对应于同一层叠)的电荷存储装置可在逻辑上分组成例如两页，例如P0/P32、P1/P33、P2/P34等等。在第三方向(Y
‑
Y')上，例如多个串的八个第二群组中的每一第二群组可包括由八个数据线中的对应者耦合的十六个串。存储器块的大小可包括1,024页且总共为约16MB(例如16个WL
×
32个层叠
×
2个位＝1,024页/块，块大小＝1,024页
×
16KB/页＝16MB)。串、层叠、存取线、数据线、第一群组、第二群组及/或页的数目可大于或小于图2中所展示的数目。
[0008]图3展示图2的3D NAND存储器装置200的存储器块300在X
‑
X'方向上的横截面图，在关于图2所描述的串的十六个第一群组中的一者中包含十五个电荷存储装置串。存储器块300的多个串可分组成多个子集310、320、330(例如图块列)，例如图块列
I
、图块列
j
及图块列
K
，其中每一子集(例如图块列)包括存储器块300的“部分块”(子块)。全局漏极侧选择栅极(SGD)线340可耦合到多个串的SGD。举例来说，全局SGD线340可经由多个(例如三个)子SGD驱动器332、334、336中的对应者而耦合到多个(例如三个)子SGD线342、344、346，其中每一子SGD线对应于相应子集(例如图块列)。子SGD驱动器332、334、336中的每一者可独立于其它部分块的串的SGD而同时耦合或切断对应部分块(例如图块列)的串的SGD。全局源极侧选择栅极(SGS)线360可耦合到多个串的SGS。举例来说，全局SGS线360可经由多个子SGS驱动器322、324、326中的对应者而耦合到多个子SGS线362、364、366，其中每一子SGS线对应于相应子集(例如图块列)。子SGS驱动器322、324、326中的每一者可独立于其它部分块的串的SGS而同时耦合或切断对应部分块(例如图块列)的串的SGS。全局存取线(例如全局CG线)350可耦合对应于多个串中的每一者的相应层叠的电荷存储装置。每一全局CG线(例如全局CG线350)可经由多个子串驱动器312、314及316中的对应者而耦合到多个子存取线(例如子CG线)352、354、356。子串驱动器中的每一者可独立于其它部分块及/或其它层叠的电荷存储装置而同时耦合或切断对应于相应部分块及/或层叠的电荷存储装置。对应于相应子集(例如部分块)及相应层叠的电荷存储装置可包括电荷存储装置的“部分层叠”(例如单一“图块”)。对应于相应子集(例如部分块)的串可耦合到子源极372、374及376中的对应者(例如“图块源极”)，其中每一子源极耦合到相应电源。
[0009]替代地参考图4的示意性绘示来描述NAND存储器装置200。
[0010]存储器阵列200包含字线2021到202
N
，及位线2281到228
M
。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种形成存储器装置的方法，其包括：形成组合件，所述组合件包括交错绝缘及导电层级的堆叠，所述堆叠在控制电路系统上方；所述组合件包含延伸通过所述堆叠的沟道结构；所述沟道结构具有上部区域及下部区域；所述沟道结构的所述上部区域在所述堆叠上方突出；所述沟道结构的所述下部区域中的至少一些与位线及所述控制电路系统电耦合；及形成导电结构，所述导电结构在沟道结构的所述上部区域上方并与所述沟道结构电耦合。2.根据权利要求1所述的方法，其中到所述控制电路系统的所述电耦合是经由所述位线而进行。3.根据权利要求1所述的方法，其中所述导电结构包含金属。4.根据权利要求1所述的方法，其中所述导电结构包含导电掺杂半导体材料；且所述方法进一步包括将掺杂剂从所述导电掺杂半导体材料向外扩散到所述沟道结构中。5.根据权利要求4所述的方法，其进一步包括将掺杂剂从所述导电掺杂半导体材料向外扩散到所述沟道结构中。6.根据权利要求4所述的方法，其中所述堆叠内的所述导电层级中的最上部导电层级为源极侧选择栅极层级；且其中所述向外扩散掺杂剂向下延伸到所述导电层级中的至少所述最上部导电层级。7.根据权利要求4所述的方法，其中所述半导体材料包括硅。8.根据权利要求4所述的方法，其中所述沟道结构包括第一半导体材料，且其中所述导电结构的所述半导体材料为第二半导体材料。9.根据权利要求8所述的方法，其中所述第一半导体材料及所述第二半导体材料包括彼此相同的半导体组成物。10.根据权利要求8所述的方法，其中所述第一半导体材料及所述第二半导体材料两者皆包括硅。11.根据权利要求8所述的方法，其中所述第一半导体材料及所述第二半导体材料包括相对于彼此不同的半导体组成物。12.根据权利要求1所述的方法，其中所述组合件包含沿所述导电层级中的至少一些的存储器单元。13.根据权利要求12所述的方法，其中所述存储器单元包含电荷存储材料。14.根据权利要求1所述的方法，其进一步包括形成延伸通过所述导电层级并与所述导电结构耦合的互连件；所述互连件的所述形成包括：将开口形成为穿过第一层级及第二层级并进入硅衬底中；在所述开口内形成绝缘衬套；在所述开口内形成导电柱材料，所述硅衬底、所述绝缘衬套及所述导电柱材料一起构成组合件；反转所述组合件；移除所述硅衬底并移除所述绝缘衬套中的一些以暴露所述导电柱材料的区域；及将所述导电结构形成为直接接触所述导电柱材料的所述经暴露区域。15.一种形成存储器装置的方法，其包括：
形成组合件，所述组合件包括延伸通过交错绝缘及导电层级的堆叠并延伸到所述堆叠下方的第一材料中的沟道结构；反转所述组合件，使得所述第一材料在所述堆叠上方，且使得所述沟道结构的第一区域在所述堆叠下方；将所述第一区域中的至少一些与控制电路系统电耦合；在所述堆叠上方暴露所述沟道结构的第二区域，所述第二区域的所述暴露包括移除所述第一材料；及邻近所述沟道结构的所述经暴露第二区域形成导电掺杂半导体材料。16.根据权利要求15所述的方法，其中所述第一材料为单晶硅晶片的单晶硅。17.根据权利要求15所述的方法，其中到所述控制电路系统的所述电耦合是经由位线而进行。18.根据权利要求15所述的方法，其中所述第一材料中的至少一些的所述移除会移除所有所述第一材料。19.根据权利要求15所述的方法，其中所述组合件包含沿所述导电层级中的至少一些的存储器单元。20.根据权利要求19所述的方法，其中所述存储器单元包含电荷存储材料。21.根据权利要求20所述的方法，其中所述电荷存储材料为电荷捕捉材料。22.根据权利要求15所述的方法，其进一步包括在所述导电掺杂半导体材料上方形成导电结构，且所述导电结构中的至少一些与所述导电掺杂半导体材料电耦合；所述导电结构及所述导电掺杂半导体材料一起为源极结构。23.根据权利要求22所述的方法，其进一步包括：在所述导电掺杂半导体材料上方形成绝缘材料；将导电互连件形成为通过所述绝缘材料延伸到所述导电掺杂半导体材料；在所述绝...

【专利技术属性】
技术研发人员：福住嘉晃，合田晃，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：