三维存储器件及其制造方法技术

本发明专利技术公开一种的三维存储器件及其制造方法，在制造方法中，通过贯穿堆叠层形成沟道孔，之后通过沟道孔去除部分牺牲层以形成凹槽，之后在凹槽内转化至少一部分牺牲层以形成第一子阻挡层，之后继续在第一子阻挡层和凹槽的侧壁上形成第二子阻挡层，之后在凹槽内填充电荷捕获层。在去除部分牺牲层形成凹槽后，相邻的凹槽被绝缘层隔开，使得填充在凹槽内的电荷捕获层在沟道孔的轴向上是间断分布的，从而避免电荷捕获层中的电子沿轴向扩散或者漂移，而且由于第一子阻挡层和第二子阻挡层在凹槽的底部处层叠，从而进一步阻挡电子沿沟道孔的径向进行扩散，有利于整体上提高三维存储器件的电荷保持能力。的电荷保持能力。的电荷保持能力。

【技术实现步骤摘要】
三维存储器件及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种三维存储器件及其制造方法。

技术介绍

[0002]随着存储器容量需求的不断提升，由于二维存储器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，业界提出了3D NAND存储器。在3D NAND存储器结构中，存在贯穿三维存储器件的堆叠层(stack)的沟道孔以及位于沟道孔中的沟道结构，沟道结构一般包括SONO(硅
‑
氧化物
‑
氮化物
‑
氧化物)结构。
[0003]然而，随着3D NAND技术的不断发展，沟道结构中的NO(氮化物
‑
氧化物)结构也在不断变薄，导致CTF(Charge Trap Flash，电荷捕获闪存)型3D NAND存储器的电荷保持与耦合能力不断下降。

技术实现思路

[0004]本专利技术提供了一种三维存储器件及其制造方法，旨在至少解决相关技术中存在的技术问题之一。
[0005]为了解决上述问题，本专利技术提供一种三维存储器件的制造方法，包括：提供衬底，所述衬底上形成有堆叠层，所述堆叠层包括交替层叠的牺牲层和绝缘层；形成贯穿所述堆叠层的沟道孔；通过所述沟道孔去除部分所述牺牲层以形成凹槽；通过所述凹槽将至少一部分所述牺牲层转化以形成第一子阻挡层；形成覆盖所述第一子阻挡层和所述凹槽的侧壁的第二子阻挡层；形成填充所述凹槽的电荷捕获层；依次形成覆盖所述电荷捕获层的隧穿层、沟道层以及填充所述沟道孔的介质层。/>[0006]其中，所述形成覆盖所述第一子阻挡层和所述凹槽的侧壁的第二子阻挡层，包括：形成覆盖所述沟道孔的内壁、所述凹槽的侧壁以及所述第一子阻挡层的隔离层；通过所述沟道孔将所述隔离层转化以形成第二子阻挡层。
[0007]其中，在所述形成填充所述凹槽的电荷捕获层之后，还包括：去除覆盖于所述沟道孔的内壁上的部分所述第二子阻挡层。
[0008]其中，所述牺牲层和所述隔离层通过氧化工艺对应形成所述第一子阻挡层和所述第二子阻挡层。
[0009]其中，所述牺牲层和所述隔离层的材料为氮化物。
[0010]其中，所述形成填充所述凹槽的电荷捕获层，包括：在所述第二子阻挡层上沉积电荷捕获材料，以使所述电荷捕获材料填充所述凹槽；去除所述凹槽外的所述电荷捕获材料，以使保留在所述凹槽内的所述电荷捕获材料作为电荷捕获层。
[0011]其中，所述依次形成覆盖所述电荷捕获层的隧穿层、沟道层以及填充所述沟道孔的介质层之后，还包括：将所述牺牲层置换为栅极层。
[0012]其中，所述牺牲层通过化学气相沉积工艺形成。
[0013]其中，所述隔离层通过原子层沉积工艺形成。
[0014]本专利技术还提供一种三维存储器件，包括：堆叠结构，所述堆叠结构包括交替层叠的绝缘层和栅极层；贯穿所述堆叠结构的沟道结构，所述沟道结构在所述栅极层处的直径大于所述沟道结构在所述绝缘层处的直径；其中，所述沟道结构包括沿所述沟道结构的径向依次层叠的阻挡层和电荷捕获层，所述电荷捕获层位于相邻的两个所述绝缘层之间，所述阻挡层覆盖在所述绝缘层和所述栅极层上，且所述阻挡层在所述栅极层上分布的厚度大于所述阻挡层在绝缘层上分布的厚度。
[0015]其中，所述阻挡层包括沿所述沟道结构的径向依次层叠的第一子阻挡层和第二子阻挡层，所述第一子阻挡层覆盖在所述栅极层上，所述第二子阻挡层覆盖在所述第一子阻挡层和所述绝缘层上。
[0016]其中，所述第二子阻挡层连续覆盖在所述堆叠结构上。
[0017]其中，所述第二子阻挡层位于相邻两个绝缘层之间。
[0018]其中，所述第二子阻挡层的致密度高于所述第一子阻挡层的致密度。
[0019]在本专利技术提供的三维存储器件的制造方法中，通过贯穿堆叠层形成沟道孔，之后通过沟道孔去除部分牺牲层以形成凹槽，之后在凹槽内转化至少一部分牺牲层以形成第一子阻挡层，之后继续在第一子阻挡层和凹槽的侧壁上形成第二子阻挡层，之后在凹槽内填充电荷捕获层。由于堆叠层包括交替层叠的牺牲层和绝缘层，在去除部分牺牲层形成凹槽后，相邻的凹槽被绝缘层隔开，使得电荷捕获层在沟道孔的轴向上是间断分布的，从而避免电荷捕获层中的电子沿轴向扩散或者漂移，而且由于第一子阻挡层和第二子阻挡层只在凹槽的底部处层叠，而在凹槽的侧壁上只覆盖有第二子阻挡层，从而在进一步阻挡电子沿沟道孔的径向进行扩散的同时，还有利于增加凹槽内的电荷捕获层的长度，在整体上提高三维存储器件的电荷保持能力。
附图说明
[0020]为了更清楚地说明本专利技术的技术方案，下面将对根据本专利技术而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1是本专利技术实施例提供的一种三维存储器件的制造方法的流程示意图；
[0022]图2A～2I是本专利技术实施例提供的制造三维存储器件的部分步骤对应的剖面结构示意图；
[0023]图3A～图3B本专利技术实施例提供的制造三维存储器件的部分步骤对应的剖面结构示意图；
[0024]图4是本专利技术实施例提供的一种三维存储器件的剖面结构示意图；
[0025]图5是本专利技术实施例提供的另一种三维存储器件的剖面结构示意图；
[0026]图6是本专利技术实施例提供的步骤S15进一步的流程示意图；
[0027]图7是本专利技术实施例提供的步骤S16进一步的流程示意图。
具体实施方式
[0028]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完
整地描述。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0029]在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0030]在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器件的制造方法，其特征在于，包括：提供衬底，所述衬底上形成有堆叠层，所述堆叠层包括交替层叠的牺牲层和绝缘层；形成贯穿所述堆叠层的沟道孔；通过所述沟道孔去除部分所述牺牲层以形成凹槽；通过所述凹槽将至少一部分所述牺牲层转化以形成第一子阻挡层；形成覆盖所述第一子阻挡层和所述凹槽的侧壁的第二子阻挡层；形成填充所述凹槽的电荷捕获层；依次形成覆盖所述电荷捕获层的隧穿层、沟道层以及填充所述沟道孔的介质层。2.根据权利要求1所述的三维存储器件的制造方法，其特征在于，所述形成覆盖所述第一子阻挡层和所述凹槽的侧壁的第二子阻挡层，包括：形成覆盖所述沟道孔的内壁、所述凹槽的侧壁以及所述第一子阻挡层的隔离层；通过所述沟道孔将所述隔离层转化以形成第二子阻挡层。3.根据权利要求2所述的三维存储器件的制造方法，其特征在于，在所述形成填充所述凹槽的电荷捕获层之后，还包括：去除覆盖于所述沟道孔的内壁上的部分所述第二子阻挡层。4.根据权利要求2所述的三维存储器件的制造方法，其特征在于，所述牺牲层和所述隔离层通过氧化工艺对应形成所述第一子阻挡层和所述第二子阻挡层。5.根据权利要求2所述的三维存储器件的制造方法，其特征在于，所述牺牲层和所述隔离层的材料为氮化物。6.根据权利要求1所述的三维存储器件的制造方法，其特征在于，所述形成填充所述凹槽的电荷捕获层，包括：在所述第二子阻挡层上沉积电荷捕获材料，以使所述电荷捕获材料填充所述凹槽；去除所述凹槽外的所述电荷捕获材料，以使保留在所述凹槽内的所述电荷捕获材料作为电荷捕获层。7.根据权利...

【专利技术属性】
技术研发人员：孙昌志，夏志良，杜小龙，高庭庭，刘小欣，刘佳裔，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：