【技术实现步骤摘要】
半导体装置及其制造方法
[0001]本公开的一些实施方式涉及半导体装置，并且更具体地，涉及垂直半导体装置和用于制造垂直半导体装置的方法。
技术介绍
[0002]诸如三维(3D)NAND存储器装置之类的半导体装置具有其中多个存储器单元通过用存储器层覆盖垂直沟道而在垂直沟道的方向上布置的结构。
技术实现思路
[0003]本公开的一些实施方式涉及具有提高的可靠性的半导体装置以及用于制造半导体装置的方法。
[0004]根据本公开的实施方式，一种用于制造半导体装置的方法包括：形成包括互连件的下部结构；形成联接到互连件的第一接触插塞；在第一接触插塞和下部结构之上形成介电层和牺牲层的交替层叠物；形成贯穿交替层叠物并暴露第一接触插塞的开口；在开口中形成包括空隙的牺牲插塞；通过蚀刻牺牲插塞的一部分来形成暴露第一接触插塞的接触孔；以及在接触孔中形成第二接触插塞。
[0005]根据本公开的另一实施方式，一种用于制造半导体装置的方法包括：在包括互连件的下部结构之上形成包括第一接触插塞的源极结构，其中第一接触插塞联接到...
【技术保护点】
【技术特征摘要】
1.一种用于制造半导体装置的方法，该方法包括以下步骤：形成包括互连件的下部结构；形成联接到所述互连件的第一接触插塞；在所述第一接触插塞和所述下部结构之上形成介电层和牺牲层的交替层叠物；形成贯穿所述交替层叠物并暴露所述第一接触插塞的开口；在所述开口中形成包括空隙的牺牲插塞；通过蚀刻所述牺牲插塞的一部分来形成暴露所述第一接触插塞的接触孔；以及在所述接触孔中形成第二接触插塞。2.根据权利要求1所述的方法，其中，在所述开口中形成包括所述空隙的所述牺牲插塞的步骤包括以下步骤：形成覆盖所述开口的顶角的非共形层；以及在所述非共形层之上形成填充所述开口的共形层，其中，所述共形层形成有位于所述开口内部的空隙。3.根据权利要求2所述的方法，其中，形成所述共形层的材料比形成所述非共形层的材料具有增加的阶梯覆盖。4.根据权利要求2所述的方法，其中，所述非共形层包括第一氧化物并且所述共形层包括第二氧化物，其中，所述第二氧化物比所述第一氧化物具有增加的阶梯覆盖。5.根据权利要求2所述的方法，其中，所述非共形层包括等离子体增强正硅酸乙酯PETEOS。6.一种用于制造半导体装置的方法，该方法包括以下步骤：在包括互连件的下部结构之上形成包括第一接触插塞的源极结构，其中，所述第一接触插塞联接到所述互连件；在所述第一接触插塞和所述源极结构之上形成介电层和牺牲层的交替层叠物；形成贯穿所述交替层叠物的一部分的垂直沟道结构；形成与所述垂直沟道结构间隔开、贯穿所述交替层叠物并且联接到所述第一接触插塞的嵌有空隙的牺牲插塞；用栅电极替换所述牺牲层的一部分以围绕所述垂直沟道结构；通过蚀刻所述嵌有空隙的牺牲插塞的一部分来形成暴露所述第一接触插塞的接触孔；形成暴露所述栅电极的边缘的焊盘接触孔；在所述接触孔中形成接触插塞；以及在所述焊盘接触孔中形成栅极接触插塞。7.根据权利要求6所述的方法，其中，形成所述嵌有空隙的牺牲插塞的步骤包括以下步骤：形成与所述垂直沟道结构间隔开、贯穿所述交替层叠物并暴露所述第一接触插塞的开口；形成覆盖所述开口的顶角的非共形层；以及在所述非共形层之上形成填充所述开口的共形层，其中，所述共形层形成有位于所述开口内部的空隙。8.根据权利要求7所述的方法，其中，形成所述共形层的材料比形成所述非共形层的材
料具有增加的阶梯覆盖。9.根据权利要求7所述的方法，其中，所述非共形层包括第一氧化物并且所述共形层包括第二氧化物，其中，所述第二氧化物比所述第一氧化物具有增加的阶梯覆盖。10.根据权利要求7所述的方法，其中，所述非共形层包括等离子体增强正硅酸乙酯PETEOS。11.一种制造半导体装置的方法，该方法包括以下步骤：在包括互连件的下部结构之上形成包括第一接触插塞的源极结构，其中，所述第一接触插塞联接到所述互连件；在所述第一接触插塞和所述源极结构之上形成介电层和牺牲层的交替层叠物；形成贯穿所述交替层叠物的垂直沟道结构；形成暴露所述第一接触插塞的孔型开口和与所述孔型开口相邻设置的线型开口，所述孔型开口和所述线型开口与所述垂直沟道结构间隔开并且贯穿所述交替层叠物；在所述孔型开口中形成嵌有空隙的牺牲插塞；用无空隙的支撑件填充所述线型开口；用栅电极替换所述牺牲层的一部分以围绕所述垂直沟道结构；通过蚀刻所述嵌有空隙的牺牲插塞的一部分来形成暴露所述第一接触插塞的接触孔；形成暴露所述栅电极的边缘的焊盘接触孔；在所述接触孔中形成接...
【专利技术属性】
技术研发人员：卢侑炫，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。