半导体器件及其制备方法、存储系统技术方案

本申请公开了一种半导体器件及其制备方法、存储系统。该方法包括：在衬底的一侧形成牺牲叠层；其中，牺牲叠层包括朝远离衬底的方向、依次层叠接触的掺杂牺牲层和第一连接层；在牺牲叠层背向衬底的一侧形成叠层结构；形成多个依次贯穿叠层结构和牺牲叠层并延伸至衬底内的沟道孔；以及基于掺杂牺牲层暴露于沟道孔的表面形成缩限结构，缩限结构围设形成的缩限孔的孔径小于沟道孔的孔径。本申请不仅可以保证制备而成的半导体器件的各个沟道层均与半导体导出层形成良好且稳定的电连接，提高半导体器件的电性能，而且还可以在制备过程中利用第一连接层对剩余的掺杂牺牲层形成支撑，避免剩余的掺杂牺牲层部分掉落到基台上而影响产品质量。质量。质量。

【技术实现步骤摘要】
半导体器件及其制备方法、存储系统


[0001]本申请实施方式涉及半导体
，尤其涉及半导体器件及其制备方法、存储系统。

技术介绍

[0002]随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高，三维存储器应用而生。为了提升三维存储器的存储容量，三维存储器的堆叠结构的堆叠层数不断增加。然而，随着堆叠层数的增加，要么在刻蚀沟道孔的过程中难以保证各个沟道孔的延伸长度相同，进而导致不同延伸长度的沟道层很难与后续形成的半导体导出层建立良好稳定的电连接，要么在电连接各个沟道结构的沟道层的工艺步骤中容易产生多晶硅残渣，导致多晶硅残渣掉落在基台上影响后续工艺，进而可能导致产品良率降低。
[0003]申请内容
[0004]根据本申请第一方面提供的制备半导体器件的方法，包括：
[0005]在衬底的一侧形成牺牲叠层；其中，所述牺牲叠层包括朝远离所述衬底的方向、依次层叠接触的掺杂牺牲层和第一连接层；
[0006]在所述牺牲叠层背向所述衬底的一侧形成叠层结构；
[0007]形成多个依次贯穿所述叠层结构和所述牺牲叠层并延伸至所述衬底内的沟道孔；以及
[0008]基于所述掺杂牺牲层暴露于所述沟道孔的表面形成缩限结构，所述缩限结构围设形成的缩限孔的孔径小于所述沟道孔的孔径。
[0009]根据本申请第二方面提供的半导体器件，包括：
[0010]半导体导出层，具有第一表面、与所述第一表面相对设置的第二表面以及自所述第二表面朝远离所述第一表面的方向凸起的凸出部；
[0011]掺杂牺牲层，与所述第二表面层叠接触，且所述凸出部贯穿所述掺杂牺牲层；
[0012]第一连接层，其一侧分别与所述掺杂牺牲层背向所述半导体导出层的一侧以及所述凸出部背向所述第一表面的一侧接触；
[0013]堆叠结构，与所述第一连接层的另一侧层叠接触；其中，所述堆叠结构包括交替堆叠的栅极层和绝缘层；
[0014]沟道结构，依次贯穿所述堆叠结构和所述第一连接层并延伸至所述凸出部内。
[0015]根据本申请第三方面提供的存储系统，包括控制器以及本申请第二方面所述的半导体器件，所述控制器耦合至所述半导体器件，且用于控制所述半导体器件存储数据。
[0016]本申请实施例提供的半导体器件及其制备方法、存储系统，通过设置掺杂牺牲层以及与掺杂牺牲层接触的第一连接层，不仅可以在制备过程中基于掺杂牺牲层暴露于沟道孔的表面形成缩限结构，使得后续工艺中各个沟道孔中沟道层的延伸长度基本相同，保证制备而成的半导体器件的各个沟道层均与半导体导出层形成良好且稳定的电连接，进而提高半导体器件的电性能，而且还可以在制备过程中利用第一连接层对剩余的掺杂牺牲层形
成支撑，避免剩余的掺杂牺牲层部分掉落到基台上而影响产品质量。
[0017]应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0018]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显。附图用于更好地理解本方案，不构成对本申请的限定。在附图中：
[0019]图1是根据本申请一个实施方式的半导体器件的制备方法的流程图；
[0020]图2至图6分别是根据本申请一个实施方式的半导体器件的制备方法的工艺示意图；
[0021]图7是图2在A处的放大图；
[0022]图8是图2在B处的放大图；
[0023]图9是根据本申请一个实施方式的半导体器件的局部剖面示意图。
[0024]附图标记：
[0025]100、衬底；200、牺牲叠层；210、掺杂牺牲层；
[0026]220、第一连接层；230、第二连接层；240、衬底绝缘层；
[0027]250、牺牲绝缘层；300、叠层结构；310、绝缘层；320、牺牲层；
[0028]410、缩限结构；420、氧化物层；430、中间绝缘层；
[0029]500、沟道孔；501、间隙；510、沟道插塞；600、沟道结构；
[0030]610、功能层；611、阻挡层；612、电荷捕获层；613、隧穿层；
[0031]620、沟道层；630、填充介质层；700、半导体导出层；
[0032]701、第一表面；702、第二表面；703、凸出部；800、堆叠结构；
[0033]810、栅极层。
具体实施方式
[0034]为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
[0035]应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区域分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。
[0036]在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
[0037]还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一
个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
[0038]除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
[0039]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。
[0040]此外，在本申请中当使用“连接”或“联接”时可表示相应部件之间为直接的接触或间接的接触，除非有明确的其它限定或者能够从上下文推导出的除外。
[0041]在刻蚀沟道孔的过程中，鉴于刻蚀工艺自身的局限性，沟道孔的实际延伸长度很难控制，进而导致形成在各个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制备半导体器件的方法，其特征在于，包括：在衬底的一侧形成牺牲叠层；其中，所述牺牲叠层包括朝远离所述衬底的方向、依次层叠接触的掺杂牺牲层和第一连接层；在所述牺牲叠层背向所述衬底的一侧形成叠层结构；形成多个依次贯穿所述叠层结构和所述牺牲叠层并延伸至所述衬底内的沟道孔；以及基于所述掺杂牺牲层暴露于所述沟道孔的表面形成缩限结构，所述缩限结构围设形成的缩限孔的孔径小于所述沟道孔的孔径。2.根据权利要求1所述的制备半导体器件的方法，其中，所述牺牲叠层还包括与所述掺杂牺牲层接触的第二连接层，所述第二连接层形成于所述掺杂牺牲层背向所述第一连接层的一侧。3.根据权利要求2所述的制备半导体器件的方法，其中，所述牺牲叠层还包括衬底绝缘层和牺牲绝缘层；其中，在衬底的一侧形成牺牲叠层，包括：在所述衬底的一侧形成所述衬底绝缘层；在所述衬底绝缘层背向所述衬底的一侧形成所述第二连接层；在所述第二连接层背向所述衬底绝缘层的一侧形成所述掺杂牺牲层；在所述掺杂牺牲层背向所述第二连接层的一侧形成所述第一连接层；在所述第一连接层背向所述掺杂牺牲层的一侧形成所述牺牲绝缘层。4.根据权利要求2所述的制备半导体器件的方法，其中，所述第二连接层的厚度为200A～600A。5.根据权利要求1所述的制备半导体器件的方法，其中，所述掺杂牺牲层的厚度为400A～1200A；和/或，所述第一连接层的厚度为400A～1200A。6.根据权利要求1所述的制备半导体器件的方法，其中，所述掺杂牺牲层为N型掺杂多晶硅层或P型掺杂多晶硅层；和/或，所述第一连接层为无掺杂多晶硅层。7.根据权利要求1至6任一项所述的制备半导体器件的方法，其中，在所述掺杂牺牲层暴露于所述沟道孔的表面形成缩限结构，包括：氧化暴露于所述沟道孔的部分所述掺杂牺牲层，以形成所述缩限结构。8.根据权利要求1至6任一项所述的制备半导体器件的方法，其中，在所述掺杂牺牲层暴露于所述沟道孔的表面形成缩限结构之后，还包括：在所述沟道孔的内壁以及所述缩限结构的表面形成功能层；在所述功能层的表面形成自所述沟道孔远离所述衬底的一端延伸至所述缩限结构内的沟道层。9.根据权利要求8所述的制备半导体器件的方法，其中，所述缩限孔包括朝趋近所述衬底方向依次连通的渐缩孔和渐扩孔，所述缩限孔的最小孔径不大于所述功能层的厚度的两倍。10.根据权利要求8所述的制备半导体器件的方法，其中，所述沟道层位于所述缩限结构内的部分朝趋近所述衬底的方向呈渐缩状，以形成封闭端。11.根据权利要求8所述的制备半导体器件的方法，其中，在所述功能层的表面形成自
所述沟道孔远离所述衬底的一端延伸至所述缩限结构的沟道层之后，还包括：去除所述衬底、所述缩限结构、部分所述功能层和部分所述牺牲叠层，以暴露部分所述沟道层和部分所述第一连接层；以及形成半导体导出层，...

【专利技术属性】
技术研发人员：张明康，肖亮，伍术，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：