用于带符号多位与多位乘法的存储器装置制造方法及图纸

技术编号:42729085 阅读:19 留言:0更新日期:2024-09-13 12:13
系统、方法及设备涉及使用存储器单元组执行带符号多位与多位乘法的存储器装置。在一种方法中,存储器单元阵列具有存储器单元组。每一组可编程,以存储多位带符号权重。电压驱动器施加电压到每一组。所述电压对应于多位带符号输入。一或多个共同线耦合到每一组,用于在所述乘法期间加总来自所述组的输出电流。数字化器基于加总所述输出电流提供带符号结果。将所述带符号结果相加,并对每一带符号结果的位有效性进行调整,以提供所述乘法的最终累加结果。

【技术实现步骤摘要】

本文公开的至少一些实施例大体上涉及存储器装置且更具体地说涉及(但不限于)使用存储器单元阵列中的存储器单元组执行带符号多位与多位乘法的存储器装置。


技术介绍

1、图像及其它传感器可产生大量数据。将某些类型的数据从传感器传输到通用微处理器(例如中央处理单元(cpu))以在一些应用程序中进行处理是低效的。举例来说,将图像数据从图像传感器传输到微处理器来进行图像分割、物体辨识、特征提取等是低效的。

2、一些图像处理可包含涉及使元素列或矩阵乘法累加的密集计算。已开发一些专用电路来加速乘法及累加运算。举例来说,乘法器-累加器(mac单元)可使用一组并联计算逻辑电路来实施以实现高于通用微处理器的计算性能。


技术实现思路

1、根据本公开的一方面,提供一种装置。所述装置包括:存储器单元阵列,其具有存储器单元组,其中每一组可编程以存储多位带符号权重;电压驱动器,其经配置以施加电压到每一组,其中所述电压对应于与每一组的所述多位带符号权重相乘的多位带符号输入;至少一个共同线,其耦合到每一组,其中所述共同线经配置以加总来自本文档来自技高网...

【技术保护点】

1.一种装置,其包括:

2.根据权利要求1所述的装置,其进一步包括经配置以将所述电压施加到每一组的相应第一及第二输入线,其中:

3.根据权利要求2所述的装置,其中将对应于所述带符号输入的每一位的电压串行施加到所述相应组。

4.根据权利要求2所述的装置,其中将对应于所述带符号输入的每一位的电压在一系列时间片中施加到所述相应组,其中每一时间片对应于所述带符号输入的一个位。

5.根据权利要求1所述的装置,其中加总来自所述组的所述输出电流提供第一电流总和及第二电流总和。

6.根据权利要求5所述的装置,其进一步包括数字转换器,其中:...

【技术特征摘要】

1.一种装置,其包括:

2.根据权利要求1所述的装置,其进一步包括经配置以将所述电压施加到每一组的相应第一及第二输入线,其中:

3.根据权利要求2所述的装置,其中将对应于所述带符号输入的每一位的电压串行施加到所述相应组。

4.根据权利要求2所述的装置,其中将对应于所述带符号输入的每一位的电压在一系列时间片中施加到所述相应组,其中每一时间片对应于所述带...

【专利技术属性】
技术研发人员:H·卡斯特罗
申请(专利权)人:美光科技公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1