制造用于三维(3D)NAND存储器的单晶垂直定向硅沟道的电热法制造技术

一种形成多个垂直NAND存储器单元的方法，部分地包括在硅衬底(50)上形成多种绝缘材料(20，30)，在绝缘材料中形成沟槽以暴露硅衬底的表面，沿着沟槽的侧壁沉积多晶硅层，用氧化物(80)填充沟槽，在沟槽上方形成金属层(90)，并通过在硅衬底与金属层之间施加电压(98)以使多晶硅侧壁熔化、并使得熔化的多晶硅侧壁能够再结晶成单晶沟道，来形成用于NAND存储器单元的单晶沟道。元的单晶沟道。元的单晶沟道。

【技术实现步骤摘要】
【国外来华专利技术】制造用于三维(3D)NAND存储器的单晶垂直定向硅沟道的电热法
[0001]相关申请
[0002]本申请根据美国法典第35章第119(e)条要求2020年1月3日提交的标题为“Electro
‑
Thermal Method to Manufacture Monocrystalline Vertically Oriented Silicon Channels for Advanced 3D NAND Memories”的美国申请序列号62/956,920的权益，其内容通过引用整体并入本文。


[0003]本公开总体上涉及集成电路存储器和对应的集成电路存储器制造系统。具体地，本公开涉及用于电热制造用于3D NAND存储器的单晶垂直定向硅沟道的系统和方法。

技术介绍

[0004]先进的NAND存储器制造正朝着通常被称为三维NAND或3DNAND单元的垂直堆叠的NAND存储器单元串发展。垂直堆叠放松了对单元的特征尺寸的要求，从而降低了短沟道相关效应以及单元之间的串扰，同时提高了每个芯片的存储密度。

技术实现思路

[0005]根据本公开的一个实施例，一种形成多个垂直NAND存储器单元的方法部分地包括：在硅衬底上形成多种绝缘材料，在绝缘材料中形成沟槽以暴露硅衬底的表面，沿着沟槽的侧壁沉积多晶硅层，用氧化物填充沟槽，在沟槽上方形成金属层，并通过在硅衬底与金属层之间施加电压以使多晶硅侧壁熔化、并使得熔化的多晶硅侧壁能够再结晶成单晶沟道，来形成用于NAND存储器单元的单晶沟道。
[0006]在一个实施例中，该方法还部分地包括在多种绝缘材料上方形成金属层。在一个实施例中，该方法还部分地包括在沟槽的底部附近形成外延层。在一个实施例中，该方法还部分地包括在沟槽的顶部附近形成外延层。在一个实施例中，该方法还部分地包括去除沟槽的一部分和绝缘材料的一部分。
[0007]在一个实施例中，该方法还部分地包括，在硅衬底与金属层之间施加电压之后，在金属层与衬底之间施加多个脉冲。在一个实施例中，绝缘材料部分地包括交替的氧化物层和氮化物层。在一个实施例中，该方法还部分地包括去除氮化物层以沿着沟槽形成多个开口。每个这样的开口与多个NAND存储器单元中的不同的NAND存储器单元相关联并且适于形成多个NAND存储器单元中的不同的NAND存储器单元。该方法还部分地包括沿着每个开口的侧壁和底部至少沉积第一氧化物层和第二氧化物层。第一氧化物层形成所关联的NAND存储器单元的隧道氧化物，并且第二氧化物层形成所关联的NAND存储器单元的存储氧化物。
[0008]在一个实施例中，该方法还包括沿着每个开口的侧壁和底部至少沉积第三氧化物层。在一个实施例中，该方法还包括在沉积第三氧化物层之后在每个开口中沉积金属层。在一个实施例中，施加在硅衬底与金属层之间的电压由多晶硅侧壁的电阻率来限定。
[0009]根据本公开的一个实施例，一种形成多个垂直NAND存储器单元的方法部分地包括：在硅衬底上形成多个交替的金属层和氧化物层，在交替的金属层和氧化物层中形成沟槽以暴露硅衬底的表面，沿着沟槽的侧壁沉积第一氧化物层、第二氧化物层和第三氧化物层，沿着沟槽的侧壁并与沟槽中的第一氧化物层相邻地沉积多晶硅层，用氧化物填充沟槽，在沟槽上方形成金属层，并通过以下方式形成用于多个NAND存储器单元的单晶沟道：在硅衬底与金属层之间施加电压以使多晶硅侧壁熔化，并且使得熔化的多晶硅侧壁能够再结晶成单晶沟道。
[0010]在一个实施例中，该方法还部分地包括在多个交替的金属层和氧化物层上方形成金属层。在一个实施例中，该方法还部分地包括在沟槽的底部附近形成外延层。在一个实施例中，该方法还部分地包括在沟槽的顶部附近形成外延层。在一个实施例中，该方法还部分地包括去除沟槽的一部分和多个交替的金属层和氧化物层的一部分。
[0011]在一个实施例中，该方法还部分地包括在施加电压之后在金属层与衬底之间施加多个脉冲。在一个实施例中，在第一时间点与第二时间点之间施加的脉冲高度高于在第二时间点与第三时间点之间施加的脉冲高度。第一时间点发生在第二时间点之前，第二时间点发生在第三时间点之前。在一个实施例中，所施加的电压由多晶硅侧壁的电阻率来限定。
[0012]垂直NAND存储器结构部分地包括硅衬底以及第一NAND存储器单元和第二NAND存储器单元。第一NAND存储器单元被安置在硅衬底上方并且包括由基本上垂直于衬底的单晶硅限定的沟道。第一NAND存储器单元还部分地包括与沟道相邻的隧道氧化物、与隧道氧化物相邻的存储氧化物、以及与存储氧化物相邻的阻挡氧化物。第二NAND存储器单元被安置在硅衬底上方并且包括由单晶硅限定的沟道。第二NAND存储器单元还部分地包括与沟道相邻的隧道氧化物、与隧道氧化物相邻的存储氧化物、以及与存储氧化物相邻的阻挡氧化物。
附图说明
[0013]从下面给出的详细描述以及从本公开的实施例的附图中，将更充分地理解本公开。附图被用来提供对本公开的实施例的知识和理解并且不将本公开的范围限制于这些特定实施例。此外，附图不一定按比例绘制。
[0014]图1示出了根据本公开的一个示例性实施例的半导体结构，其包括被用来形成垂直3D NAND存储器单元串并形成在硅衬底上方的交替的二氧化硅层和氮化硅层的堆叠。
[0015]图2示出了根据本公开的一个示例性实施例的在堆叠中形成沟槽之后的图1的半导体结构。
[0016]图3示出了根据本公开的一个示例性实施例的在沿着沟槽的侧壁形成多晶硅之后的图2的半导体结构。
[0017]图4示出了根据本公开的一个示例性实施例的在用二氧化硅填充沟槽之后的图3的半导体结构。
[0018]图5示出了根据本公开的一个示例性实施例的在堆叠上方形成金属层之后的图4的半导体结构。
[0019]图6示出了根据本公开的一个示例性实施例的在衬底中形成欧姆接触并且在金属层与欧姆接触之间施加电压之后的图5的半导体结构。
[0020]图7示出了根据本公开的一个示例性实施例的在多晶硅侧壁熔化和再结晶以形成
3D NAND存储器单元的沟道之后的图6的半导体结构。
[0021]图8示出了根据本公开的一个示例性实施例的在沟槽和多晶硅侧壁上方形成金属段、在衬底中形成欧姆接触并且在金属段与欧姆接触之间施加电压之后的图4的半导体结构。
[0022]图9A示出了根据本公开的一个示例性实施例的在沟槽的底部中沉积外延层之后的图3的半导体结构。
[0023]图9B示出了根据本公开的一个示例性实施例的在沟槽的顶部和底部处沉积外延层之后的图4的半导体结构。
[0024]图10是根据本公开的一个示例性实施例的在多晶硅侧壁熔化之后可以被施加到图6和图8的半导体的递减电压脉冲的时序图。
[0025]图11示出了根据本公开的一个示例性实施例的在去除金属以及堆叠中的一个或多个层之后的图7的半导体结构。
[0026]图12示出了根据本公开的一个示例性实施例的在去除金属和氮化硅层以在堆叠本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种形成多个垂直NAND存储器单元的方法，所述方法包括：在硅衬底上形成多种绝缘材料；在所述多种绝缘材料中形成沟槽，其中所述沟槽暴露所述硅衬底的表面；沿着所述沟槽的侧壁沉积多晶硅层；用氧化物填充所述沟槽；在所述沟槽上方形成金属层；以及通过以下方式形成用于所述多个NAND存储器单元的单晶沟道：在所述硅衬底与所述金属层之间施加电压，以使所述多晶硅侧壁熔化；以及使得熔化的所述多晶硅侧壁能够再结晶成所述单晶沟道。2.根据权利要求1所述的方法，还包括：在所述多种绝缘材料上方形成所述金属层。3.根据权利要求1所述的方法，其中形成所述沟道包括：在所述沟槽的底部附近形成外延层。4.根据权利要求1所述的方法，其中形成所述沟道包括：在所述沟槽的顶部附近形成外延层。5.根据权利要求1所述的方法，还包括：去除所述多种绝缘材料的一部分和所述沟槽的一部分。6.根据权利要求1所述的方法，还包括：在施加所述电压之后，在所述金属层与所述衬底之间施加多个脉冲。7.根据权利要求1所述的方法，其中所述多种绝缘材料包括交替的氧化物层和氮化物层。8.根据权利要求7所述的方法，还包括：去除所述氮化物层以沿着所述沟槽形成多个开口，每个开口与所述多个NAND存储器单元中的不同的NAND存储器单元相关联并且适于形成所述多个NAND存储器单元中的所述不同的NAND存储器单元；以及沿着每个开口的侧壁和底部至少沉积第一氧化物层和第二氧化物层，其中所述第一氧化物层形成所关联的NAND存储器单元的隧道氧化物，并且所述第二氧化物层形成所关联的NAND存储器单元的存储氧化物。9.根据权利要求8所述的方法，还包括：沿着每个开口的侧壁和底部至少沉积第三氧化物层。10.根据权利要求9所述的方法，还包括：在沉积所述第三氧化物层之后，在每个开口中沉积金属层。11.根据权利要求1所述的方法，其中所述电压由所述多晶硅侧壁的电阻率来限定。12.一种形成多个垂直NAND存储器单元的方法，所述方法包括：在硅衬底上形成多个交替的金属层和氧化物层；在所述交替的金属层和氧化物层中形成沟...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美商新思科技有限公司，
类型：发明
国别省市：