移动存储随机读取性能估计增强制造技术

一种计算系统(100)，其具有包含存储装置(130)和主机装置(105)的存储系统，其中所述主机装置(105)配置成将存储器存取命令发出到所述存储装置(130)。所述计算系统(100)进一步包含预测系统(190)，其包括配置成执行使所述预测系统(190)识别所述存储系统(918)的限制所述存储系统(918)的随机读取性能的一或多个组件的操作的处理电路系统。所述操作进一步使所述预测系统(190)获得指示所述一或多个组件对随机读取性能的影响的表征数据，并基于所述表征数据产生模型，以预测所述存储系统(918)的随机读取性能。所述操作另外使所述预测系统(190)在模拟所述存储系统(918)时执行所述模型，以产生所述存储系统(918)的随机读取性能参数。参数。参数。

【技术实现步骤摘要】
【国外来华专利技术】移动存储随机读取性能估计增强


[0001]本公开的实施例总体上涉及计算机存储系统，更具体地但不作为限制，涉及包含基于阵列的存储装置的系统中的随机读取性能估计。

技术介绍

[0002]计算机数据存储系统(在下文中称为“存储系统”)可使用一或多个数据存储装置来存储或检索由主机计算系统产生或操作的数据。此类存储装置可包含一或多个存储控制器，其使用固件和硬件组件的组合来促进数据在主机计算系统和与存储装置相关联的存储媒体之间的移动。存储控制器可用作主机计算系统和存储媒体之间的接口。在实例中，存储媒体包含一或多个半导体存储器阵列。存储器阵列可包含易失性或非易失性存储器。易失性存储器可包含一或多个需要电力来维持所存储数据的半导体电路。在实例中，易失性存储器包含电路或装置，例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)，等等。非易失性存储器可包含一或多个配置成在没有供电时维持所存储数据的半导体电路。在实例中，非易失性存储器包含电路或装置，例如快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、诸如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)或磁阻随机存取存储器(MRAM)之类的电阻可变存储器，及3D
‑
Xpoint存储器，等等。
[0003]在操作中，存储系统可从主机计算系统接收存储器存取命令。存储器存取命令可由在主机计算系统上执行的操作系统或软件应用程序发出。存储器存取命令可包含从存储装置的一或多个逻辑地址处读取数据或向其写入数据的指令。存储装置可通过将逻辑地址转换为物理地址并使用经转换地址存取存储器阵列中特定物理位置处的存储器来处理这些指令。
[0004]随机读取每秒输入操作数(IOPs)是衡量存储装置或并入有存储装置的系统的性能的有用度量。向基于阵列的存储装置发出的随机读取操作包含从存储器阵列中的任意位置读取数据的操作。通过建模或模拟等方式预测基于阵列的存储装置的原位随机读取IOPs可能是一项挑战。
附图说明
[0005]在不一定按比例绘制的附图中，相似标号可以在不同视图中描述类似的组件。具有不同字母后缀的相似标号可以表示类似组件的不同实例。附图通过示例非限制性地概括说明了本文件中讨论的各种实例。
[0006]图1示出根据本公开的实例的计算系统。
[0007]图2A描绘根据本公开的实例的用于针对不同主机队列深度配置计算系统的预期裸片用途。
[0008]图2B描绘根据本公开的实例的可用于基于忽略接口总线争用的模拟和考虑接口总线争用的模拟而比较系统的预测随机读取性能的曲线。
[0009]图2C描绘根据本公开的实例的由不同队列深度和拓扑下的MPR引起的随机读取性能改进。
[0010]图3A描绘根据本公开的实例的逻辑地址到物理地址高速缓存命中率的影响。
[0011]图3B描绘根据本公开的实例的计算系统中的随机读取单个命令执行。
[0012]图4A描绘根据本公开的实例的来自随机读取性能和有效队列深度的系统开销基准的结果。
[0013]图4B描绘根据本公开的实例的从随机读取性能和有效队列深度的基准获得的有效队列深度统计数据。
[0014]图5示出根据本公开的实例的预测系统的框图。
[0015]图6示出根据本公开的实例的预测系统的框图。
[0016]图7描绘根据本公开的实例的用于确定包含基于阵列的存储装置的系统的组件的参数或特性的过程。
[0017]图8描绘根据本公开的实例的用于基于阵列存储装置的能力而预测系统性能的过程。
[0018]图9示出根据本公开的实例的具有数据主机系统和存储装置以执行本文所论述的任何一或多个过程或技术的计算机系统的实例。
具体实施方式
[0019]本公开的各方面涉及包含基于阵列的存储装置的计算系统中的随机读取预测或估计。此类预测可用于基于计算系统的基于阵列的存储装置和一或多个组件的能力来确定计算系统的性能。此类预测还可用于评估计算系统的一或多个组件对系统的随机读取性能的影响。
[0020]如本文所使用，基于阵列的存储装置包含存储装置，其中存储媒体包含具有半导体存储单元阵列(在下文中称为“存储阵列”)的一或多个裸片。在实例中，存储阵列可包含NAND存储媒体(在下文中称为“NAND装置”)，例如NAND裸片或NAND存储单元阵列。配置有特定的基于阵列的存储装置的计算系统每秒服务的随机读取操作数(IOPs)是用于表征计算系统的数据读取性能的有用度量或性能测量。此度量基本上取决于从存储阵列读取随机数据块或串所耗费的时间。此阵列读取时间或间接地装置级IOPs可以通过存储装置或存储阵列的制造获得，例如通过检查与存储装置或存储阵列相关联的技术规范。将阵列读取时间转换成从主机系统的角度看的IOPs(在下文中称为“主机IOPs”)是复杂的，因为存在以下事实：基于阵列的存储装置通常用于资源受约束的环境，例如用于其中多个相关因素(例如，资源限制)与装置IOPs交互以确定在主机装置处获得的实际随机读取性能的系统。
[0021]在实例中，存储装置可通过前端通信总线从主机计算系统接收随机读取命令，例如从存储阵列(例如，NAND裸片)读取或检索目标存储器块(在下文中称为“数据块”)的命令。目标数据块通常根据主机逻辑块地址(LBA)指定，例如由在主机装置上执行的操作系统确定。存储装置可将LBA转换为物理地址(PA)，并使用物理地址在存储阵列中定位目标数据块。存储装置可通过使用物理地址致动存储阵列进行读取(例如，感测)来检索目标数据块，并使用后端通信总线(例如，开放NAND快闪接口通信信道)将数据块传递到存储装置。
[0022]用于估计或预测基于阵列的存储装置的计算系统的随机读取性能的技术假设随
机读取时延的最大组成部分是阵列读取时间以及将数据块从存储日传递到存储装置(例如，存储装置控制器中的缓冲器)所耗费的时间。随机读取时延包含主机装置发出随机读取命令的时间和主机装置接收所请求数据块的时间之间的时间差。根据这些技术，随机读取性能被估计为存储装置可以同时存取的存储阵列的数目(例如，裸片计数)与阵列读取时间和将数据块传递到存储装置所耗费的时间的总和的倒数的乘积。然而，这些技术未能考虑到主机系统和存储装置资源约束对RR性能的影响。
[0023]本公开的实例是基于以下认识：预测计算系统的随机读取性能的准确性可以通过将存储媒体的能力(例如，存储阵列的能力)以及用于改进或限制存储媒体使用的计算系统的元件或方面并入到预测方法中来改进。因此，本公开的实例包含用于预测使用基于阵列的存储装置的计算系统的随机读取性能的技术。此类技术包含通过将供存储装置使用的存储媒体的能力或架构和用于限制或改进随机读取性能的系统的一或多个系统元件并入到预测中而改进的现有预测技术。此类系统元件可包含表征数据，例如存储阵列利用率、前端或后端通信信道争用、本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种计算系统，其包括：存储系统，其包括：存储装置，其包括非易失性存储器，及主机装置，其配置成将存储器存取命令发出到所述存储装置；以及预测系统，其包括包含一或多个处理器的处理电路系统，所述处理电路系统配置成执行使所述预测系统进行以下的操作：识别所述存储系统的限制所述存储系统的随机读取性能的一或多个组件，获得指示所述一或多个组件对随机读取性能的影响的表征数据，基于所述表征数据产生模型，以预测所述存储系统的随机读取性能，在模拟所述存储系统时执行所述模型，以产生所述存储系统的随机读取性能参数，以及基于所述随机读取性能参数，调整所述计算系统的组件的配置以实现目标随机读取性能。2.根据权利要求1所述的计算系统，所述处理电路系统进一步配置成执行使所述预测系统进行以下的操作：确定所述随机读取性能参数是否达到性能阈值；基于所述确定，调整所述一或多个组件中的第一组件的配置；获得指示所述第一组件对所述随机读取性能的影响的第二表征数据；基于所述第二表征数据，更新所述模型；以及在模拟所述存储系统时执行所述经更新模型，以产生所述存储系统的经更新随机读取性能参数。3.根据权利要求1所述的计算系统，所述处理电路系统进一步配置成执行使所述预测系统进行以下的操作：基于所述确定，调整所述一或多个组件中的第一组件的配置；获得指示所述第一组件对所述随机读取性能的影响的第二表征数据；基于所述第二表征数据，更新所述模型；以及在模拟所述存储系统时执行所述经更新模型，以产生所述存储系统的经更新随机读取性能参数；以及基于所述随机读取性能参数和所述经更新随机读取性能参数，确定所述第一组件对所述经预测随机读取性能是否至少具有阈值影响。4.根据权利要求1所述的计算系统，其中所述表征数据指示所述一或多个组件的配置，并且所述处理电路系统进一步配置成执行使所述系统进行以下的操作：确定所述随机读取性能参数是否达到性能阈值；以及基于所述确定，呈现所述一或多个组件的所述配置。5.根据权利要求1所述的计算系统，其中所述一或多个组件包括所述非易失性存储器，并且表征数据指示所述非易失性存储器的装置级并行性特征对随机读取性能的影响中的至少一个。6.根据权利要求1所述的计算系统，其中所述一或多个组件包括将存储装置耦合到所述主机装置的数据通信总线，并且所述表征数据指示所述数据通信总线的存取争用对所述
随机读取性能的影响。7.根据权利要求1所述的计算系统，其中一或多个组件包括所述主机装置的命令队列深度，并且所述表征数据指示由所述命令队列深度产生的非易失性存储器裸片利用率对所述随机读取性能的影响。8.根据权利要求1所述的计算系统，其中所述存储装置包括存储控制器，所述一或多个组件包括所述存储控制器的地址转换高速缓存，并且所述表征数据指示所述地址转换高速缓存的大小对所述随机读取性能的影响。9.根据权利要求1所述的计算系统，其中所述存储装置包括存储控制器，所述一或多个组件包括存储控制器固件开销，并且所述表征数据指示由所述存储控制器固件开销造成的随机读取时延对所述随机读取性能的影响。10.一种用于操作计算系统以预测存储系统的随机读取性能的方法，所述方法包括：识别所述存储系统的限制所述存储系统的随机读取性能的一或多个组件；获得指示所述一或多个组件对随机读取性能的影响的表征数据；基于所述表征数据产生模型，以预测所述存储系统的随机读取性能；在模拟所述存储系统时执行所述模型，以产生所述存储系统的随机读取性能参数；以及基于所述随机读取性能参数，调...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：