一种SGTMOSFET器件优化设计方法技术

本发明专利技术涉及半导体器件技术领域，公开了一种SGT MOSFET器件优化设计方法，本方法从SGT MOSFET的物理结构出发，建立器件的比导通电阻模型并进行验证，最后绘制SGT MOSFET器件比导通电阻随平台区宽度以及沟槽宽度变化的曲线图表，最终从曲线图表中选择器件最佳比导通电阻时的平台区宽度以及沟槽宽度作为SGT MOSFET器件的结构设计参数。本发明专利技术可以准确分析器件导通电阻随结构参数变化的趋势，对指导该类器件研制具有一定参考价值。该类器件研制具有一定参考价值。该类器件研制具有一定参考价值。

【技术实现步骤摘要】
一种SGT MOSFET器件优化设计方法


[0001]本专利技术涉及半导体器件
，具体涉及一种SGT MOSFET器件优化设计方法。

技术介绍

[0002]随着手机快充、电动汽车、无刷电机以及锂电池的兴起，中压MOSFET的需求也越来越旺盛。SGT MOSFET作为中压MOSFET的代表，被作为开关器件广泛应用于电机驱动系统、逆变器系统以及电源管理系统，是核心功率控制部件。
[0003]SGT MOSFET利用电荷耦合效应，将器件电场由三角形分布改变为近似矩形分布，在采用同样掺杂浓度的外延材料规格情况下，器件可以获得更高的击穿电压，同时也能够获得较低的导通电阻。屏蔽栅结构的引入，可以降低MOSFET的米勒电容达10倍以上，具有更低的，所以SGT MOSFET有助于降低器件在应用中的损耗。
[0004]由于SGT MOSFET独特的结构，导通电阻主要由器件结构、元胞密度、芯片面积等因素决定，如何降低导通电阻成为功率器件设计的关键所在。在实际设计过程中，通常以比导通电阻为目标进行大量仿真验证，在满足击穿电压要求时，希望器件的比本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SGT MOSFET器件优化设计方法，其特征在于，包括以下步骤：获取SGT MOSFET器件的导通电阻，根据获取的导通电阻，建立SGT MOSFET器件比导通电阻模型；采用模拟软件验证SGT MOSFET器件比导通电阻模型；绘制SGT MOSFET器件比导通电阻随平台区宽度以及沟槽宽度变化的曲线图表，根据曲线图表，选择器件最佳比导通电阻时的平台区宽度以及沟槽宽度作为SGT MOSFET器件的结构设计参数。2.根据权利要求1所述的一种SGT MOSFET器件优化设计方法，其特征在于，所述获取SGT MOSFET器件的导通电阻，根据获取的导通电阻，建立SGT MOSFET器件比导通电阻模型，包括：SGT MOSFET器件的导通电阻由源极接触电阻、源区体电阻、沟道电阻、漂移区电阻、衬底电阻以及漏极接触电阻构成，则有；其中，为SGT MOSFET器件的导通电阻，为源极接触电阻，为源区体接触电阻，为沟道电阻，为漂移区电阻，为衬底电阻，为漏极接触电阻；定义单位面积内的导通电阻为SGT MOSFET器件的比导通电阻，单位面积可容纳的元胞数量为，由于各个元胞为并联关系，SGT MOSFET器件的比导通电阻为；其中，为元胞面积；那么，则有SGT MOSFET器件比导通电阻模型的计算表达式如下；其中，为SGT MOSFET器件的比导通电阻；为源极接触比导通电阻；为源区体比导通电阻；为沟道比导通电阻；为漂移区比导通电阻；为衬底比导通电阻；为漏极接触比导通电阻。3.根据权利要求2所述的一种SGT MOSFET器件优化设计方法，其特征在于，所述源极接触比导通电阻的计算过程具体如下：在SGT MOSFET器件元胞结构内到N+源区的接触电阻由接触电阻率以及N+源区的结深确定，计算表达式如下；其中，为接触电阻率，为N+源区结深，为沟道的有效宽度；由比导通电阻定义可得，源极接触比导通电阻为源极接触电阻与元胞面积相乘得到；对于条形元胞，其元胞面积如下
；其中，为SGT MOSFET器件的平台区宽度；为SGT MOSFET器件的沟槽宽度；在SGT MOSFET器件中，源极由两个N+源区并联，因此源极接触比导通电阻为。4.根据权利要求2所述的一种SGT MOSFET器件优化设计方法，其特征在于，所述源区体比导通电阻的计算过程具体如下：电流从接触孔进入源区，在到达沟道之前要从源区流过，源区体电阻由N+源区扩散的方块电阻及N+源区横向长度决定，计算表达式如下；其中，为沟道的有效宽度；N+源区的长度由下列计算表达式确定；其中，为SGT MOSFET器件的平台区宽度，为接触孔宽度；由比导通电阻定义可得，源区体比导通电阻为源区体接触电阻与元胞面积相乘获得；对于条形元胞，其元胞面积如下；其中，为SGT MOSFET器件的沟槽宽度；在SGT MOSFET器件中，每个元胞内包含两个源区，因此源区体比导通电阻为。5.根据权利要求2所述的一种SGT MOSFET器件优化设计方法，其特征在于，所述沟道比导通电阻的计算过程具体如下：SGT MOSFET器件结构中的沟道形成于gate2结构的两个纵向侧壁，每个沟道贡献的电阻为；；
；其中，为沟道长度；为沟道区的电子迁移率；为单位面积栅氧化层电容；为栅源电压；为器件阈值电压；为沟道的有效宽度；为真空介电常数；为二氧化硅相对介电常数；为栅氧化层厚度；为Pbody区结深；为N+源区结深；由比导通电阻定义可得，沟道比导通电阻为沟道电阻与元胞面积相乘获得；对于条形元胞，其元胞面积如下；其中，为SGT MOSFET器件的平台区宽度，为SGT MOSFET器件的沟槽宽度；在SGT MOSFET器件中，每个结构的横截面存在两个沟道均有电流从源极流至漂移区，因此沟道比导通电阻为。6.根据权利要求2所述的一种SGT MOSFET器件优化设计方法，其特征在于，所述漂移区比导通电阻的计算过程具体如下...

【专利技术属性】
技术研发人员：王新，代同振，周仲建，张乃介，张帅，
申请(专利权)人：成都复锦功率半导体技术发展有限公司，
类型：发明
国别省市：