基于无线高速总线的新型封装系统芯片NPSC架构技术方案

本发明专利技术涉及集成电路技术领域，具体涉及一种基于无线高速总线的新型封装系统芯片NPSC架构，由一个或多个小芯片相互堆叠或该一个或多个小芯片与一个或多个存储裸片相互堆叠构成；其中，该一个或多个小芯片均集成有硅基光收发器IP模块，且该一个或多个小芯片集成的硅基光收发器IP模块连接同一激光发生器。本发明专利技术将小芯片堆叠在一起或与存储裸片堆叠在一起，无需构建复杂片上系统，将大型复杂系统芯片分解为较小的小芯片chiplet，与单颗裸片相比具有更高的良率和更低的成本，解决了超大规模集成电路芯片对连接各子系统之间的片上高速总线的数据传送带宽需求与实际有线高速总线的数据传送带宽能力之间矛盾的问题。数据传送带宽能力之间矛盾的问题。数据传送带宽能力之间矛盾的问题。

【技术实现步骤摘要】
基于无线高速总线的新型封装系统芯片NPSC架构


[0001]本专利技术涉及集成电路
，具体涉及一种基于无线高速总线 的新型封装系统芯片NPSC架构。

技术介绍

[0002]21世纪初，随着集成电路制造工艺技术的发展，集成电路设计也 逐渐进入系统芯片SoC(SystemonaChip)。
[0003]系统芯片SoC包含如下特性：实现复杂系统功能的超大规模集成 电路；采用超深亚微米工艺技术；使用一个或数个嵌入式CPU核或数 字信号处理器(DSP)；主要采用第三方的IP核进行设计。
[0004]其中一般基于片上高速总线的SOC芯片架构如图1所示，当前超 大规模集成电路芯片，比如人工智能SOC系统芯片一般内部包含寄存 器(register)规模一般都是几千万规模级，如果按晶体管算规模一般 都是几百亿规模，这么大的芯片规模一般都需要设计人员先从功能上 将任务划分成若干子任务分别交由不同的子系统(sub
‑
system)完成， 然后再通过片上高速总线(High
‑
speedBus)将不同子系统连接在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于无线高速总线的新型封装系统芯片NPSC架构，其特征在于，由一个或多个小芯片相互堆叠或该一个或多个小芯片与一个或多个存储裸片相互堆叠构成，该一个或多个小芯片或存储裸片堆叠构成的多层平面经由穿透硅通孔TSV在Z方向连接起来，并使用3DIC封装技术进行三维立体组装；其中，该一个或多个小芯片通过高速总线与大数据备份中心进行数据交互，同时该一个或多个小芯片均集成有硅基光收发器IP模块，且该一个或多个小芯片集成的硅基光收发器IP模块连接同一激光发生器。2.根据权利要求1所述的一种基于无线高速总线的新型封装系统芯片NPSC架构，其特征在于，所述一个或多个小芯片相互堆叠或该一个或多个小芯片与一个或多个存储裸片相互堆叠或并排放置在具有硅通孔的中介层顶部，所述具有硅通孔的中介层设置于基板之上。3.根据权利要求2所述的一种基于无线高速总线的新型封装系统芯片NPSC架构，其特征在于，所述具有硅通孔的中介层设置有封装凸点，所述具有硅通孔的中介层设置具有信号重分布互连层，并用于布线，所述具有硅通孔的中介层的硅通孔用于与所述基板连接，所述基板设置有封装微凸点。4.根据权利要求2所述的一种基于无线高速总线的新型封装系统芯片NPSC架构，其特征在于，所述基板的制备具体工艺步骤如下：采用丙酮、乙醇、去离子水超声清洗硅片10min，然后N2吹干；溅射沉积40
‑
60nm厚的粘附层Ti和450
‑
550nm厚的种子层Cu；采用硫酸铜电镀液在原始基板上下表面双面电镀Cu层，电镀电流为90
‑
110mA，电镀时间为8
‑
12min，电镀铜膜厚约6
‑
8μm；采用光亮电镀锡溶液在基板样品表面双面镀锡，电镀电流为45
‑
55mA，电镀时间为8
‑
12min，电镀膜厚约3
‑
5μm；氮气吹干基板表面，置于氮气柜中保存。5.根据权利要求3所述的一种基于无线高速总线的新型封装系统芯片NPSC架构，其特征在于，所述微凸点的制作包含以下步骤：在晶圆上通过PVD技术依次沉积Ti阻挡层和Cu种子层，然后在温度为140
‑<...

【专利技术属性】
技术研发人员：陆思安，张侠，董科，
申请(专利权)人：青岛青软晶尊微电子科技有限公司，
类型：发明
国别省市：