具有分离的源极侧线的三维存储器器件及其制造方法技术

本发明专利技术公开了一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠位于至少一个源极层上方；和存储器开口填充结构组，该存储器开口填充结构组竖直延伸穿过该交替堆叠。每个存储器开口填充结构可包括存储器元件的竖直堆叠和竖直半导体沟道。多个源极侧选择栅极电极可通过源极选择层级介电隔离结构横向间隔开。另选地或除此之外，该至少一个源极层可包括多个源极层。可通过选择源极层和/或通过选择源极层级导电层选择存储器开口填充结构组。择存储器开口填充结构组。择存储器开口填充结构组。

【技术实现步骤摘要】
【国外来华专利技术】具有分离的源极侧线的三维存储器器件及其制造方法
[0001]相关申请
[0002]本申请要求2020年11月18日提交的美国非临时申请号16/951,325以及2020年11月18日提交的美国非临时申请号16/951,354的优先权权益；这些申请的全部内容以引用方式并入本文。


[0003]本公开整体涉及半导体器件领域，并且具体地涉及包括分离的源极侧选择线和/或分离的源极线的三维存储器器件及其制造方法。

技术介绍

[0004]每个单元具有一个位的三维竖直NAND串在T.Endoh等人的标题为“Novel Ultra High Density Memory With A Stacked
‑
Surrounding Gate Transistor(S
‑
SGT)Structured Cell”，IEDM Proc.(2001)33
‑
36的文章中公开。

技术实现思路

[0005]根据本公开的又一方面，提供了一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠位于多个源极层上方，其中该交替堆叠位于一对背侧沟槽填充结构之间；存储器开口组，这些存储器开口组竖直延伸穿过该交替堆叠；和存储器开口填充结构组，这些存储器开口填充结构组位于存储器开口组中，其中存储器开口填充结构中的每一者包括：存储器元件的相应竖直堆叠；相应竖直半导体沟道，该相应竖直半导体沟道具有接触该多个源极层中的相应一者的第一端；和相应漏极区，该相应漏极区接触该相应竖直半导体沟道的第二端；其中：该多个源极层彼此横向间隔开并且电隔离；并且存储器开口填充结构的每个组接触该多个源极层中的相应一者。
[0006]根据本公开的另一方面，形成三维存储器器件的方法包括：在衬底上方形成绝缘层和间隔物材料层的交替堆叠，其中间隔物材料层形成为导电层或随后被导电层替换；穿过该交替堆叠形成存储器开口组；在存储器开口中形成存储器开口填充结构组，其中该存储器开口填充结构组中的每一者包括存储器元件的相应竖直堆叠和相应竖直半导体沟道；通过减薄衬底、通过移除衬底或通过用至少一个导电材料层替换衬底形成源极层级材料层；以及通过对源极层级材料层进行图案化形成多个源极层，其中该多个源极层彼此横向间隔开并且电隔离，其中存储器开口填充结构的每个组接触该多个源极层中的相应一者。
[0007]根据本公开的一个方面，提供了一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠位于至少一个源极层上方并且位于一对背侧沟槽填充结构之间；存储器开口组，这些存储器开口组竖直延伸穿过该交替堆叠；和存储器开口填充结构组，这些存储器开口填充结构组位于存储器开口组中，其中存储器开口填充结构中的每一者包括：存储器元件的相应竖直堆叠；相应竖直半导体沟道，该相应竖直半导体沟道具有接触该至少一个源极层的第一端；和相应漏极区，该相应漏极区接触该相应竖直半导
体沟道的第二端；其中导电层包括：字线，这些字线在该对背侧沟槽填充结构之间连续横向延伸并接触该对背侧沟槽填充结构中的每一者；和多个源极侧选择栅极电极，该多个源极侧选择栅极电极在竖直方向上位于该至少一个源极层和字线之间，并且在水平方向上位于该对背侧沟槽填充结构之间，其中该多个源极侧选择栅极电极通过源极选择层级介电隔离结构横向间隔开。
[0008]根据本公开的另一方面，提供了一种形成三维存储器器件的方法，该方法包括：在衬底上方形成绝缘层和间隔物材料层的交替堆叠，其中间隔物材料层形成为导电层或随后被导电层替换；穿过该交替堆叠形成存储器开口组；在存储器开口中形成存储器开口填充结构组，其中该存储器开口填充结构组中的每一者包括存储器元件的相应竖直堆叠、相应竖直半导体沟道和相应漏极区；通过减薄衬底或通过用至少一个导电材料层替换衬底形成源极层级材料层，其中存储器开口填充结构的每个组接触该多个源极层中的相应一者；以及通过在形成源极层级材料层之前或之后穿过导电层的第一子集形成源极侧沟槽来形成多个源极侧选择栅极电极，其中源极侧沟槽不划分导电层的第二子集。
附图说明
[0009]图1A是根据本公开的第一实施方案的在形成第一层绝缘层和第一层牺牲材料层的第一竖直交替序列之后的第一示例性结构的竖直剖面图。
[0010]图1B以平面图示出了图1A的第一示例性结构内的半导体管芯的布局。
[0011]图2是根据本公开的实施方案的在第一竖直交替序列上的第一阶梯式表面图案化并形成第一后向阶梯式介电材料部分之后的第一示例性结构的竖直剖面图。
[0012]图3A是根据本公开的实施方案的在形成第一层存储器开口和第一层支撑开口之后的第一示例性结构的竖直剖面图。
[0013]图3B是沿图3A中的水平平面B
‑
B'截取的第一示例性结构的水平剖面图。铰接竖直平面A
‑
A
’
对应于图3A的竖直剖面图的平面。
[0014]图4是根据本公开的实施方案的在第一层存储器开口和第一层支撑开口中的每一者中形成任选基座沟道部分之后的第一示例性结构的竖直剖面图。
[0015]图5A是根据本公开的实施方案的在形成第一层牺牲存储器开口填充结构和第一层牺牲支撑结构之后的第一示例性结构的竖直剖面图。
[0016]图5B是沿图5A中的水平平面B
‑
B'截取的第一示例性结构的水平剖面图。铰接竖直平面A
‑
A
’
对应于图5A的竖直剖面图的平面。
[0017]图6是根据本公开的实施方案的在形成第二层绝缘层和第二层牺牲材料层的第二竖直交替序列、第二层后向阶梯式介电材料部分和第二绝缘帽盖层之后的第一示例性结构的竖直剖面图。
[0018]图7A是根据本公开的实施方案的在形成第二层存储器开口和第二层支撑开口之后的第一示例性结构的竖直剖面图。
[0019]图7B是沿图7A中的水平平面B
‑
B'截取的第一示例性结构的水平剖面图。铰接竖直平面A
‑
A
’
对应于图7A的竖直剖面图的平面。
[0020]图7C示出了根据本公开的实施方案的用于布置第二层存储器开口的各种构型的水平剖面图。
[0021]图8是根据本公开的实施方案的在形成层间存储器开口和层间支撑开口之后的第一示例性结构的竖直剖面图。
[0022]图9A至图9H是根据本公开的实施方案的在形成存储器开口填充结构期间的层间存储器开口的顺序竖直剖面图。
[0023]图10A是根据本公开的实施方案的在形成存储器开口填充结构和主支撑柱结构之后的第一示例性结构的竖直剖面图。
[0024]图10B是沿图10A中的水平平面B
‑
B'截取的第一示例性结构的水平剖面图。铰接竖直平面A
‑
A
’
对应于图10A的竖直剖面图的平面。
[0025]图11A是根据本公开的实施方案的在形成背本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种三维存储器器件，所述三维存储器器件包括：绝缘层和导电层的交替堆叠，所述交替堆叠位于多个源极层上方，其中所述交替堆叠位于一对背侧沟槽填充结构之间；存储器开口组，所述存储器开口组竖直延伸穿过所述交替堆叠；和存储器开口填充结构组，所述存储器开口填充结构组位于所述存储器开口组中，其中所述存储器开口填充结构中的每一者包括：存储器元件的相应竖直堆叠；相应竖直半导体沟道，所述相应竖直半导体沟道具有接触所述多个源极层中的相应一者的第一端；和相应漏极区，所述相应漏极区接触所述相应竖直半导体沟道的第二端，其中：所述多个源极层彼此横向间隔开并且电隔离；并且存储器开口填充结构的每个组接触所述多个源极层中的相应一者。2.根据权利要求1所述的三维存储器器件，其中所述多个源极层包括具有相同晶体学取向的多个单晶半导体材料层。3.根据权利要求2所述的三维存储器器件，其中所述存储器开口填充结构中的每一者包括基座沟道部分，所述基座沟道部分包括单晶半导体材料，所述单晶半导体材料具有相对于所述多个单晶半导体材料层相反导电类型的掺杂并且接触所述多个单晶半导体材料层中的相应一者。4.根据权利要求1所述的三维存储器器件，其中：所述多个源极层包括多个多晶源极半导体层；并且所述存储器开口填充结构中的每一者接触所述多个多晶源极半导体层中的相应一者。5.根据权利要求1所述的三维存储器器件，其中所述多个源极层中的每一者包括源极半导体层和金属源极层的相应堆叠。6.根据权利要求1所述的三维存储器器件，其中所述多个源极层通过相应源极层级介电隔离结构彼此横向间隔开。7.根据权利要求6所述的三维存储器器件，其中所述导电层包括：字线，所述字线在所述一对所述背侧沟槽填充结构之间连续横向延伸并接触所述一对所述背侧沟槽填充结构中的每一者；和多个源极侧选择栅极电极，所述多个源极侧选择栅极电极在竖直方向上位于所述多个源极层和所述字线之间，其中所述多个源极侧选择栅极电极通过源极选择层级介电隔离结构横向间隔开。8.根据权利要求7所述的三维存储器器件，其中所述源极层级介电隔离结构中的每一者接触所述源极选择层级隔离结构中的相应一者。9.根据权利要求8所述的三维存储器器件，其中所述源极层级介电隔离结构中的每一者具有与所述源极选择层级隔离结构中的所述相应一者竖直重合的侧壁。10.根据权利要求8所述的三维存储器器件，其中所述源极层级介电隔离结构中的每一者和所述源极选择层级隔离结构中的相应一者之间存在水平阶梯。11.根据权利要求8所述的三维存储器器件，所述三维存储器器件进一步包括源极层级隔离介电层，所述源极层级隔离介电层接触所述多个源极层中的每一者的背侧并且包括竖直向下突出部分，所述竖直向下突出部分包括所述源极层级介电隔离结构。
12.根据权利要求7所述的三维存储器器件，其中：所述一对背侧沟槽填充结构中的每一者包括由绝缘间隔物围绕的介电结构或导电局部互连件；所述多个源极层中的每一者接触所述一对所述背侧沟槽填充结构中的仅一者或不接触所述一对所述背侧沟槽填充结构中的任一者；并且所述多个源极侧选择栅极电极中的每一者横向围绕存储器开口填充结构的相应组并且与所述存储器开口填充结构组的存储器开口填充结构的任何其他组横向间隔开。13.根据权利要求8所述的三维存储器器件，所述三维存储器器件进一步包括位线和接触所述漏极区的漏极接触通孔结构，其中所述导电层包括多个漏极选择层级导电层，所述多个漏极选择层级导电层在竖直方向上位于所述字线和所述位线之间并且通过漏极选择层级介电隔离结构横向间隔开。14.一种形成三维存储器器件的方法，所述方法包括：在衬底上方形成绝缘层和间隔物材料层的交替堆叠，其中所述间隔物材料层形成为导电层或者随后被导电层替换；穿过所述交替堆叠形成存储器开口组；在所述存储器开口中形成存储器开口填充结构组，其中所述存储器开口填充结构组中的每一者包括存储器元件的相应竖直堆叠和相应竖直半导体沟道；通过减薄所述衬底、通过移除所述衬底或通过用至少一个导电材料层替换所述衬底形成源极层级材料层；以及通过对所述源极层级材料层进行图案化形成多个源极层，其中所述多个源极层彼此横向间隔开并且电隔离，并且其中存储器开口填充结构的每个组接触所述多个源极层中的相应一者。15.根据权利要求14所述的方法，其中所述衬底包括半导体材料，并且通过减薄所述衬底形成所述源极层级材料层。16.根据权利要求14所述的方法，所述方法进一步包括在所述衬底和交替堆叠之间形成埋入式源极线，并且所述源极层级材料层包括在移除所述衬底的步骤之后暴露的所述埋入式源极线。17.根据权利要求14所述的方法，其中通过用所述至少一个导电材料层替换所述衬底形成所述源极层级材料层。18.根据权利要求14所述的方法，所述方法进一步包括：穿过所述源极层级材料层形成多个源极侧沟槽，其中所述多个源极层中的每个相邻的一对源极层通过所述多个源极侧沟槽中的相应一者彼此横向间隔开；以及在所述相应源极侧沟槽中形成多个源极层级介电隔离结构。19.根据权利要求18所述的方法，所述方法进一步包括穿过所述交替堆叠形成一对背侧沟槽填充结构，其中：所述源极侧沟槽的第一子集竖直延伸到所述一对所述背侧沟槽填充结构中；并且所述源极侧沟槽的第二子集延伸到所述导电层的近侧子集...

【专利技术属性】
技术研发人员：津美正三里，矢田信介，虫贺光昭，西田昭夫，小川裕之，翁照男，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：