电极导电柱绑定式晶圆制作方法技术

本发明专利技术提供了一种电极导电柱绑定式晶圆制作方法，包括以下步骤：S1将导电铜箔制成图形化铜箔；S2晶圆绑定；S3绝缘保护层填充；S4保护膜正面贴敷；S5晶圆减薄；S6撕膜；S7背面金属化；S8划片封装。通过芯片正面设计工艺以及背面减薄工艺实现超薄晶圆处理，能够提高芯片的功率密度，降低热阻，缩小封装体积。并通过加厚金属层以及保护绝缘层，提高了晶圆强度，降低了晶圆破裂几率。使得产品适用于各种功率器件芯片二极管，三极管，MOSFET，IGBT，TVS，SCR，GTO，SiC Diodes，SiC MOSFET，GaN MOSFET等等。MOSFET等等。MOSFET等等。

【技术实现步骤摘要】
电极导电柱绑定式晶圆制作方法


[0001]本专利技术涉及电子元件制造领域，尤其涉及一种电极导电柱绑定式晶圆制作方法。

技术介绍

[0002]集成电路芯片不断向高密度、轻薄的方向发展，为了满足要求，需要对晶圆进行减薄及切割。晶圆减薄技术是层叠式芯片封装的关键技术，而减薄工序作为芯片生产的重要工序，它对芯片的生产质量等起到较大影响。目前的晶圆减薄工序中，一般都是先将晶圆减薄到预定的厚度范围内，然后再对晶圆切割成单个芯片。然而，随着芯片行业的发展，芯片厚度越来越薄，按目前的减薄工序进行直接减薄处理，晶圆容易因为太薄而导致在减薄过程中发生破碎，大大影响到生产质量，导致良品率降低。

技术实现思路

[0003]本专利技术要解决的技术问题是目前的晶圆减薄工序中，一般都是先将晶圆减薄到预定的厚度范围内，然后再对晶圆切割成单个芯片。然而，随着芯片行业的发展，芯片厚度越来越薄，按目前的减薄工序进行直接减薄处理，晶圆容易因为太薄而导致在减薄过程中发生破碎，大大影响到生产质量，导致良品率降低，本专利技术提供了一种电极导电柱绑定式晶圆制作方法来解决上述问题。
[0004]本专利技术解决其技术问题所采用的技术方案是：一种电极导电柱绑定式晶圆制作方法，包括以下步骤：S1将导电铜箔制成图形化铜箔；S2晶圆绑定，在图形化铜箔上刷上锡膏，将所述晶圆绑定在所述图形化铜箔上，并进行高温烧结；S3绝缘保护层填充，在图形化铜箔之间填充绝缘材料形成绝缘保护层；S4保护膜正面贴敷，在所述图形化铜箔上贴敷所述保护膜；S5晶圆减薄，将所述晶圆减薄至10
‑
200um；S6撕膜，将所述保护膜从所述图形化铜箔上撕除；S7背面金属化，对所述晶圆的背面进行金属化形成背面电极；S8划片封装。
[0005]进一步地：在S1中，所述导电铜箔通过冲压或腐蚀成型制成图形化铜箔，所述导电铜箔可替换为镀锡铜片或镀镍铜片。
[0006]进一步地：所述导电铜箔的厚度为3
‑
500um。
[0007]进一步地：在S3中，所述绝缘材料为聚酰亚胺或阻焊绿油。
[0008]本专利技术的有益效果是，本专利技术电极导电柱绑定式晶圆制作方法通过芯片正面设计工艺以及背面减薄工艺实现超薄晶圆处理，能够提高芯片的功率密度，降低热阻，缩小封装体积。并通过加厚金属层以及保护绝缘层，提高了晶圆强度，降低了晶圆破裂几率。使得产品适用于各种功率器件芯片 二极管，三极管，MOSFET，IGBT，TVS，SCR，GTO，SiC Diodes， SiC MOSFET， GaN MOSFET等等。
附图说明
[0009]下面结合附图和实施例对本专利技术进一步说明。
[0010]图1是本专利技术电极导电柱绑定式晶圆制作方法的结构示意图；
图2是立体结构图。
具体实施方式
[0011]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。相反，本专利技术的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
[0012]在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0013]此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。此外，在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0014]流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本专利技术的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本专利技术的实施例所属
的技术人员所理解。
[0015]如图1和图2所示，本专利技术提供了一种电极导电柱绑定式晶圆制作方法，包括以下步骤：S1将导电铜箔制成图形化铜箔；S2晶圆绑定，在图形化铜箔上刷上锡膏，将所述晶圆绑定在所述图形化铜箔上，并进行高温烧结；S3绝缘保护层填充，在图形化铜箔之间填充绝缘材料形成绝缘保护层；S4保护膜正面贴敷，在所述图形化铜箔上贴敷所述保护膜；S5晶圆减薄，将所述晶圆减薄至10
‑
200um；S6撕膜，将所述保护膜从所述图形化铜箔上撕除；S7背面金属化，对所述晶圆的背面进行金属化形成背面电极；S8划片封装。
[0016]在S1中，所述导电铜箔通过冲压或腐蚀成型制成图形化铜箔，所述导电铜箔可替换为镀锡铜片或镀镍铜片。所述导电铜箔的厚度为3
‑
500um。在S3中，所述绝缘材料为聚酰亚胺或阻焊绿油。
[0017]本方案通过芯片正面设计工艺以及背面减薄工艺实现超薄晶圆处理，能够提高芯片的功率密度，降低热阻，缩小封装体积。使得产品适用于各种功率器件芯片 二极管，三极管，MOSFET，IGBT，TVS，SCR，GTO，SiC Diodes， SiC MOSFET， GaN MOSFET等等。
[0018]本方案将晶圆厂出来的晶圆，不做背面金属化，通过溅射或电子束蒸发或者化镀方式，形成导电种子层，或者可焊层（Ag or Cu，Sn，Ni，Ti，Au），或者通过化学镀镍金技术，在芯片电极表面形成可焊金属层，再通过蚀刻好的3
‑
500um厚的铜片或者镀锡，镀镍铜片作
为导电柱材料，同时在铜片上刷上锡膏，在进行晶圆级对准绑定，再通过高温烧结使其铜片跟芯片焊接起来，清洗腐蚀掉裸露金属种子层，再通过途布绝缘材料进行填充金属柱之间空隙，然后固化，使得晶圆整体厚度增加10
‑
500um，便于背面减薄背金。
[0019]本方案具有以下优点：1、通过正面加厚金属导电层工艺，提高芯片由于打线工艺带来的内阻，热阻增加。
[0020]2、通过加厚金属层以及保护绝缘层，提高晶圆强度，降低晶圆破裂几率。
[0021]3、通过正面加厚金属层替代传统封装的引线工艺，降低导电阻值，提高散热。
[0022]4、通过正面支撑，尽可能的减薄晶圆背面基底本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.电极导电柱绑定式晶圆制作方法，其特征在于，包括以下步骤：S1将导电铜箔制成图形化铜箔；S2晶圆绑定，在图形化铜箔上刷上锡膏，将所述晶圆绑定在所述图形化铜箔上，并进行高温烧结；S3绝缘保护层填充，在图形化铜箔之间填充绝缘材料形成绝缘保护层；S4保护膜正面贴敷，在所述图形化铜箔上贴敷所述保护膜；S5晶圆减薄，将所述晶圆减薄至10
‑
200um；S6撕膜，将所述保护膜从所述图形化铜箔上撕除；S7背面金属化，对所述晶圆的背...

【专利技术属性】
技术研发人员：任留涛，
申请(专利权)人：南通格普微电子有限公司，
类型：发明
国别省市：