【技术实现步骤摘要】
接收器电路以及数据接收器
[0001]本专利技术是关于用于集成电路中的高速低失真接收器,例如在使用于自外部源接收数据的输入缓冲器中。
技术介绍
[0002]集成电路通常经组态以接收高速数据信号,例如每秒超过十亿位元的双倍数据速率DDR信号。举例而言,高速接收器可连接至集成电路上的输入/输出接脚,其耦接至传输线以用于芯片之间数据的传送。
[0003]当数据速率越来越高,输入信号的脉冲宽度越来越小。脉冲宽度为一些数据信号的极重要特性,所述数据信号例如其中感测上升边缘及下降边缘两者的DDR信号。图1示出基本接收器电路。在图1的实例中,接收器11基本上经组态为比较器。接收器11接收具有例如400ps的脉冲宽度的输入脉冲,且比较输入脉冲与参考电压Vref。理想地,接收器11的输出将也具有400ps的脉冲宽度。然而,由于接收器中的失真,输出信号的脉冲宽度可能不同,例如在此实例中为300ps。另外,如由低输入电压VIL及高输入电压VIH所表示的脉冲幅值随着数据速率增大而变小,使得接收器的操作更加复杂。
[0004]需要提供适用于集成电路的在高速下可操作且具有低失真的接收器电路。
[0005]公开内容
[0006]本公开提供一种接收器电路,包含:第一级电路,具有第一级输入及第一级输出,第一级输出设定第一级共模电压;第二级电路,具有连接至第一级输出的第二级输入及设定第二级共模电压的第二级输出;以及缓冲电路,具有跳脱点电压,所述缓冲电路连接至第二级输出。第一级电路可包含电路元件,电路元件经组态以建立第一级 ...
【技术保护点】
【技术特征摘要】
1.一种接收器电路,其特征在于,包括:第一级电路,具有第一级输入及第一级输出,所述第一级输出设定第一级共模电压;第二级电路,具有连接至所述第一级输出的第二级输入及设定第二级共模电压的第二级输出;以及缓冲电路,具有跳脱点电压,所述缓冲电路连接至所述第二级输出;其中所述第一级电路包含电路元件,所述电路元件经组态以设定所述第一级共模电压,使得所述第二级共模电压匹配于所述跳脱点电压。2.根据权利要求1所述的接收器电路,其特征在于,所述第一级输入接收单端信号,且所述第一级输出为差分信号对。3.根据权利要求1所述的接收器电路,其特征在于,所述第一级电路配置于第一功率域中,且所述第二级电路配置于不同于所述第一功率域的第二功率域中。4.根据权利要求1所述的接收器电路,其特征在于,所述第二级电路包括自给偏压放大器。5.根据权利要求1所述的接收器电路,其特征在于,所述缓冲电路包括具有所述跳脱点电压的反相器,其连接至所述第二级输出。6.根据权利要求1所述的接收器电路,其特征在于,所述第一级电路包含:差分晶体管对,具有经由第一匹配电阻器及第二匹配电阻器连接至漏极侧供应电压节点的漏极以及连接至电流源晶体管的源极,所述差分晶体管对中的第一晶体管具有连接至参考电压的栅极,且所述差分晶体管对中的第二晶体管具有连接至所述第一级输入的栅极;以及参考电流电路,包括串联于所述漏极侧供应电压节点与源极侧供应电压节点之间的参考电阻器,所述参考电流电路的第一晶体管具有连接至所述参考电压的栅极,所述参考电流电路的第二晶体管具有栅极,所述栅极连接至所述参考电阻器与所述参考电流电路的所述第一晶体管之间的节点且连接至所述电流源晶体管的栅极,其中:经组态以设定所述第一级共模电压的所述电路元件包含所述参考电阻器以及所述第一匹配电阻器及所述第二匹配电阻器。7.根据权利要求6所述的接收器电路,其特征在于,所述第二级电路包括自给偏压放大器。8.根据权利要求6所述的接收器电路,其特征在于,所述第一级输出为差分信号对,且所述第二级电路包括:第二差分晶体管对,具有漏极、栅极及源极,所述漏极经由第一电流镜晶体管及第二电流镜晶体管连接至第二漏极侧供应电压节点,所述栅极分别连接至所述第一级输出的所述差分信号对中的每一者,且所述源极连接至第二电流源晶体管。9.根据权利要求8所述的接收器电路,其特征在于,所述第二电流源晶体管具有栅极,所述栅极连接至所述第二差分晶体管对中的所述晶体管中的一者的所述漏极。10.根据权利要求8所述的接收器电路,其特征在于,包含用以设定所述第二漏极侧供应电压节点与第二源极侧供应电压节点之间的电压差的电压调节器。11.根据权利要求1所述的接收器电路,其特征在于,所述第一级输出为差分信号对,且所述第二级电路包括:
差分晶体管对,具有漏极、栅极及源极,所述漏极经由第一电流镜晶体管及第二电流镜晶体管连接至漏极侧供应电...
【专利技术属性】
技术研发人员:杨尚辑,池振圣,
申请(专利权)人:旺宏电子股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。