半导体器件的热氧化方法和制造方法技术

本申请公开了半导体器件的热氧化方法和制造方法。该热氧化方法包括：在热氧化的升温阶段，执行至少一次升温氧化处理；在热氧化的降温阶段，执行至少一次降温氧化处理；在热氧化的恒温阶段，同时执行恒温氧化处理及热退火处理，其中，所述至少一次升温氧化处理、所述至少一次降温氧化处理和所述恒温氧化处理共同形成氧化层，所述热退火处理用于掺杂区的高温推结。该热氧化方法利用热处理的多个温度阶段组合执行多个氧化工艺以提高氧化效率，减少了热氧化的工艺时间，从而提高了产能。从而提高了产能。从而提高了产能。

Thermal oxidation method and manufacturing method of semiconductor devices

【技术实现步骤摘要】
半导体器件的热氧化方法和制造方法


[0001]本专利技术涉及半导体技术，更具体地，涉及半导体器件的热氧化方法和制造方法。

技术介绍

[0002]在半导体器件的制造过程中，采用离子注入形成掺杂区之后，一般还需进行包括高温推结工艺和热氧化工艺在内的其它工艺制程。高温推结工艺也称为热退火，是利用高温驱动掺杂剂进入半导体晶格中，并驱使掺杂剂在半导体基板中扩散以改变掺杂剂的浓度分布和结深，从而改变器件的电学性能。热氧化是半导体器件制造的基础技术之一。热氧化是在高温下，在氧气或水蒸气的氛围中，对半导体基板进行热处理以形成氧化层。半导体器件的氧化层可以作为层间介质层，其质量和厚度对于半导体器件的耐压特性有重要的影响。通过适当的工艺控制，可以使氧化层具有高质量、稳定和期望的介质特性。
[0003]上述对掺杂区的高温推结工艺和形成氧化层的热氧化工艺均可以使用高温炉完成。为了提高产能，可以将两种工艺进行组合，例如，在热氧化的过程中执行高温推结工艺。然而，现有技术的热氧化方法相对更适合于薄氧化层的生长，而对于厚氧化层来说，则耗时较长，效率不高，从而制约产品产能的提升。例如，对于某些平面器件，在制作保护环(guard ring，GR)时，需要形成厚度达10000埃到25000埃的层间介质层，此外还需要进行单独的高温推结工艺，这样就使得工艺加工耗时特别长，甚至可达15个小时以上。
[0004]因此，期望进一步改进半导体器件的热氧化方法以提高制作半导体器件的效率和产能。

技术实现思路

[0005]有鉴于此，本专利技术的目的在于提供半导体器件的热氧化方法和制造方法，其中，在热氧化的升温、恒温和降温阶段组合执行多个氧化工艺以提高氧化工序效率，减少热氧化的工艺时间，从而提高制作半导体器件的产能。
[0006]根据本专利技术的一方面，提供了一种半导体器件的热氧化方法，包括：
[0007]在热氧化的升温阶段，执行至少一次升温氧化处理；
[0008]在热氧化的降温阶段，执行至少一次降温氧化处理；
[0009]在热氧化的恒温阶段，同时执行恒温氧化处理及热退火处理，
[0010]其中，所述至少一次升温氧化处理、所述至少一次降温氧化处理和所述恒温氧化处理共同形成氧化层，所述热退火处理用于掺杂区的高温推结。
[0011]优选地，至少一次升温氧化处理和至少一次降温氧化处理分别在升温阶段的高温区和降温阶段的高温区执行。
[0012]优选地，上述高温区的温度范围大于900摄氏度。
[0013]优选地，至少一次升温氧化处理包括选自以下氧化工艺中的一种：干氧氧化和湿氧氧化。
[0014]优选地，所述至少一次升温氧化处理包括按照顺序执行的干氧氧化和湿氧氧化。
[0015]优选地，干氧氧化是在升温阶段从舟进入炉管至炉温达到900
‑
1050摄氏度的第一升温阶段执行，升温速率为3
‑
5摄氏度/min。
[0016]优选地，所述湿氧氧化是在从900
‑
1050摄氏度至1150
‑
1200摄氏度的第二升温阶段执行，升温速率为1
‑
2摄氏度/min。
[0017]优选地，至少一次降温氧化处理包括选自以下氧化工艺中的一种：湿氧氧化和掺氯氧化。
[0018]优选地，至少一次降温氧化处理包括按照顺序执行的湿氧氧化和掺氯氧化。
[0019]优选地，湿氧氧化是在从1150
‑
1200摄氏度至1070
‑
1100摄氏度的第一降温阶段执行，降温速率为1
‑
2摄氏度/min。
[0020]优选地，掺氯氧化在从1070
‑
1100摄氏度至900
‑
1050摄氏度的第二降温阶段执行，降温速率为2
‑
3摄氏度/min。
[0021]优选地，还包括进舟过程和出舟过程，其中进舟时的炉温为750摄氏度
‑
800摄氏度，出舟时的炉温为750摄氏度
‑
800摄氏度。
[0022]根据本专利技术的另一方面，提供了一种半导体器件的制造方法，包括：
[0023]在半导体器件的元胞区周围形成掺杂区；
[0024]采用第一方面所述的热氧化方法形成氧化层；以及
[0025]去除氧化层的一部分，以暴露元胞区，
[0026]其中，掺杂区为保护环的掺杂区，并且在热氧化的恒温阶段对掺杂区进行热退火处理。
[0027]优选地，半导体器件选自肖特基二极管、垂直双扩散金属氧化物半导体场效应晶体管、绝缘栅双极型晶体管中的任一种。
[0028]根据本专利技术实施例的半导体器件制造方法，由于在热氧化的不同阶段组合多个氧化工艺，因此，利用热氧化的升温阶段和降温阶段进行氧化层的生长，可以提高氧化层成膜效率，而且在恒温阶段进行氧化层的生长的同时实现高温推结的效果。采用上述热处理工艺可以形成厚度达10000埃到25000埃的层间介质层。比如对于厚度为18000埃的层间介质层，热氧化工序总计减少工艺时间达4小时，提高生产产能约30％。
[0029]在优选的实施例中，在热氧化的不同阶段优化热氧化工艺组合。在热氧化的升温阶段，依次采用干法氧化开始生长高质量的氧化层，然后采用湿法氧化进行氧化层的生长。在热氧化的降温阶段，依次采用湿法氧化进行氧化层的生长，然后采用掺氯氧化以束缚氧化层中的可移动离子。因此，在热氧化开始和结束过程中选择的干氧氧化和掺氯氧化工艺有利于氧化层的生长质量，在热氧化的中间过程选择的湿氧氧化工艺有利于氧化层的快速生长。因此，利用热氧化的三个阶段优选的氧化工艺组合，可以兼顾氧化层生长效率和生长质量。
[0030]进一步地，在热处理的恒温阶段中，保护环中的掺杂剂进入半导体晶格中并扩散，以获得期望的掺杂剂的浓度分布和结深。由于热处理步骤包含保护环的高温推结工艺，因此，无需执行单独的高温推结工艺，可以进一步节省工艺时间。
附图说明
[0031]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和
优点将更为清楚，在附图中：
[0032]图1示出肖特基二极管的结构示意图。
[0033]图2示出根据本专利技术一实施例的半导体器件制造方法的流程图。
[0034]图3示出图2所示半导体制造方法的热氧化工艺的流程图。
[0035]图4a和图4b分别示出根据现有技术的热氧化方法和根据本专利技术实施例的热氧化方法的温度随时间变化的示意性曲线。
[0036]图5示出根据现有技术的热氧化方法和根据本专利技术实施例的热氧化方法的温度随时间变化的实例曲线。
具体实施方式
[0037]以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
[0038]应当理解，在描述器件的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的热氧化方法，包括：在热氧化的升温阶段，执行至少一次升温氧化处理；在热氧化的降温阶段，执行至少一次降温氧化处理；在热氧化的恒温阶段，同时执行恒温氧化处理及热退火处理，其中，所述至少一次升温氧化处理、所述至少一次降温氧化处理和所述恒温氧化处理共同形成氧化层，所述热退火处理用于掺杂区的高温推结。2.根据权利要求1所述的热氧化方法，其中，所述至少一次升温氧化处理和所述至少一次降温氧化处理分别在所述升温阶段的高温区和所述降温阶段的高温区执行。3.根据权利要求2所述的热氧化方法，其中，所述高温区的温度范围大于900℃。4.根据权利要求1所述的热氧化方法，其中，所述至少一次升温氧化处理包括选自以下氧化工艺中的一种：干氧氧化和湿氧氧化。5.根据权利要求4所述的热氧化方法，其中，所述至少一次升温氧化处理包括按照顺序执行的干氧氧化和湿氧氧化。6.根据权利要求5所述的热氧化方法，其中，所述干氧氧化是在升温阶段从舟进入炉管至炉温达到900
‑
1050℃的第一升温阶段执行，升温速率为3
‑
5℃/min。7.根据权利要求5所述的热氧化方法，其中，所述湿氧氧化是在从900
‑
1050℃至1150
‑
1200℃的第二升温阶段执行，升温速率为1
‑
2℃/min。8.根据权利要求1所述的热氧化方法，其中，所述至少一次降温氧化处理包括选自以下氧...

【专利技术属性】
技术研发人员：温芳，常东旭，陈鹏飞，墨京华，刘林兴，马月霞，盛凯悦，段荣芝，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：