本发明专利技术提供一种峰值保持电路和使用该峰值保持电路的信号强度检测电路，可采用比较简单的电路结构来准确地保持信号的峰值而不依赖于温度、电源以及过程的变动。从初级放大电路（１）所输出的信号（Ｓ１）被提供给峰值保持电路（４）来检测具有下限的峰值的信号（Ｓ４）。并且，从下级放大电路（３）所输出的信号（Ｓ３）被提供给峰值保持电路（７）来检测具有上限的峰值的信号（Ｓ７）。信号（Ｓ４、Ｓ７）由加法器（９１）相加，作为表示输入信号（ＩＮ）的信号强度的输出信号（ＯＵＴ）来输出。
【技术实现步骤摘要】
本专利技术涉及保持输入信号的峰值的峰值保持电路和使用该峰值保持 电路的信号强度检测电路。
技术介绍
图2是下述专利文献1所记载的现有的信号强度检测电路的结构图。 该信号强度检测电路用于在无线通信设备等中检测发送信号和接收信号的强度，根据4级级联连接的饱和放大器101 104的各输出信号来 输出信号强度RSS。各饱和放大器101 104具有2个增益控制端子VC1、 VC2。由恒定 gm偏置生成部151所生成的偏置信号被提供给增益控制端子VC1，以使 各级的饱和放大器101 104以恒定的放大率放大而与温度无关。另一方 面，各饱和放大器101 104的输出信号分别经由全波整流器111 114、 低通滤波器121 124以及振幅控制用偏置生成部131 134被提供给增 益控制端子VC2。各振幅控制用偏置生成部131 134生成振幅控制用偏 置信号，以使饱和放大器101 104的输出信号分别不超过恒定的振幅值。然后，从各低通滤波器121 124所输出的信号被输入到加法电路 141进行相加，作为综合的信号强度RSS来输出。专利文献1日本特开2003 — 163556号公报上述信号强度检测电路构成为，通过设置饱和放大器101 104的增 益补偿单元和饱和限制振幅的调整单元，不使用外附部件而使用1个芯 片来校正信号强度RSS的温度依赖性、电源依赖性以及过程依赖性。然而，增益补偿单元和饱和限制振幅的调整单元即振幅控制用偏置 生成部131 134如上述专利文献1记载具体的电路例那样，具有需要的 电路构成元件数很多的课题。
技术实现思路
本专利技术的目的是提供一种可采用比较简单的电路结构来准确地保持 输入信号的峰值而不依赖于温度、电源以及过程的峰值保持电路和使用 该峰值保持电路的信号强度检测电路。本专利技术的峰值保持电路的特征在于，该峰值保持电路具有差动放 大器，其具有构成差动对的第1和第2晶体管，输入信号被提供给该第1晶体管的控制电极；第3晶体管，其连接在第1电源电位与连接上述第2 晶体管的控制电极的输出节点之间，由上述差动放大器的输出信号对导 通状态进行控制；峰值电压保持用的电容器，其连接在上述输出节点与 第2电源电位之间；电荷放电用的电阻，其与上述电容器并联连接；以 及第4晶体管，其与上述第1晶体管并联连接，并将电压限制用的基准 电压提供给控制电极。并且，本专利技术的信号强度检测电路的特征在于，该信号强度检测电 路具有第1放大电路，其将输入信号放大来输出第1信号；第2放大 电路，其将上述第1信号放大来输出第2信号；第l峰值保持电路，其 在上述第1信号小于等于第1基准电压时，输出该第1基准电压，在该 第1信号超过该第1基准电压时，保持并输出该第1信号的峰值；第2 峰值保持电路，其在上述第2信号超过比上述第1基准电压高的第2基 准电压时，输出该第2基准电压，在该第2信号小于等于该第2基准电 压时，保持并输出该第2信号的峰值；以及加法电路，其将上述第1和 第2峰值保持电路的输出电压相加来输出与上述输入信号的强度对应的 信号。本专利技术的峰值保持电路由于把电压限制用的晶体管并联附加在差动 放大器的差动对的晶体管上，因而具有以下效果，即电路结构简单， 具有不依赖于电源电压、周围温度以及制造过程的变动的特性。并且，本专利技术的信号强度检测电路具有第1峰值保持电路，其根 据从第1放大电路所输出的信号来检测具有下限的峰值；第2峰值保持 电路，其根据从第2放大电路所输出的信号来检测具有上限的峰值；以及加法电路，其将由这些第1和第2峰值保持电路所检测的电压相加来 输出与输入信号的强度对应的信号。由此，具有能检测并输出动态范围 宽的信号强度的优点。并且，通过按第1专利技术的峰值保持电路那样来构 成各峰值保持电路，具有以下效果，SP:能以简单的电路结构获得不依 赖于电源电压、周围温度以及制造过程的高精度输出。本专利技术的上述以及其他目的和新特征在参照附图阅读以下优选实施 例的说明时将会更完全地明白。然而，附图专门用于解说，而不限定本 专利技术的范围。附图说明图1是示出本专利技术的实施例1的信号强度检测电路的结构图。图2是现有的信号强度检测电路的结构图。图3是示出图1中的峰值保持电路4的动作的信号波形图。图4是示出图1中的峰值保持电路7的动作的信号波形图。 图5是表示峰值保持电路4、 7的输入输出特性的曲线图。 图6是表示图1的信号强度检测电路的输入输出特性的曲线图。 图7是示出本专利技术的实施例2的信号强度检测电路的结构图。 图8是表示图7中的各峰值保持电路的输入输出特性的曲线图。 图9是表示图7的信号强度检测电路的输入输出特性的曲线图。具体实施方式实施例1图1是示出本专利技术的实施例1的信号强度检测电路的结构图。 该信号强度检测电路具有2级级联连接的放大电路1、 3;保持各放大电路l、 3的输出信号的峰值的峰值保持电路4、 7;以及将这些峰值保持电路4、 7的输出信号相加的加法器91。放大电路1具有被提供有输入信号IN的输入端子，该输入端子经由串联连接的电容器11和电阻12与反转放大器13的负极输入端子连接。基准电压VR1被提供给反转放大器13的正极输入端子，从该反转放大器13的输出端子所输出的信号S1经由电阻14被反馈给负极输入端子。 放大电路3将从放大电路1所提供的信号Sl放大来输出信号S3，与放大 电路1一样，放大电路3由串联连接的电容器31和电阻32、反转放大器 33以及反馈用的电阻34构成。峰值保持电路4具有构成差动放大部的N沟道MOS晶体管(以下 称为"NMOS") 41a、 42a，信号Sl被提供给该NMOS 41a的栅极，NMOS 42a的栅极与节点N4连接。NMOS 41a、 42a的漏极分别经由P沟道MOS 晶体管(以下称为"PMOS") 43、 44与电源电位VDD连接。NMOS 41a、 42a的源极共同连接，经由恒定电流部45与接地电位GND连接。PMOS 43、 44的栅极与NMOS41a的漏极连接。并且，NMOS 41b的漏极和源极分别与NMOS 41a的漏极和源极连 接，基准电压VR2 (其中，VR2〉VR1)被提供给该NMOS41b的栅极。 NMOS 42b的漏极和源极分别与NMOS 42a的漏极和源极连接，该NMOS 42b的栅极与接地电位GND连接。并且，该峰值保持电路4具有连接在节点N4与电源电位VDD之间 的NMOS 46，该NMOS 46的栅极与NMOS 42a的漏极连接。峰值电压 保持用的电阻47和电容器48并联连接在节点N4与接地电位GND之间。 然后，节点N4的信号经由电压跟随器49作为信号S4来输出。峰值保持电路7具有构成差动放大部的NMOS 71、 72，信号S3被 提供给该NMOS 71的栅极，NMOS 72的栅极与节点N7连接。NMOS 71、 72的漏极分别经由PMOS73、 74与电源电位VDD连接，源极共同连接 并经由恒定电流部75与接地电位GND连接。PMOS 73、 74的栅极与 NMOS71的漏极连接。并且，在节点N7与电源电位VDD之间连接有NMOS 76，该NMOS 76的栅极与NMOS72的漏极连接。并且，峰值电压保持用的电阻77和 电容器78并联连接在节点N7与接地电位GND之间。然后，节点N7本文档来自技高网...
【技术保护点】
一种峰值保持电路，其特征在于，该峰值保持电路具有： 差动放大器，其具有构成差动对的第１和第２晶体管，输入信号被提供给该第１晶体管的控制电极； 第３晶体管，其连接在第１电源电位与连接上述第２晶体管的控制电极的输出节点之间，由上述差动放大器的输出信号对导通状态进行控制； 峰值电压保持用的电容器，其连接在上述输出节点与第２电源电位之间； 电荷放电用的电阻，其与上述电容器并联连接；以及 第４晶体管，其与上述第１晶体管并联连接，并将电压限制用的基准电压提供给控制电极。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：平田学，太矢隆士，田嶋一行，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。