半导体结构及其形成方法技术

一种半导体结构及其形成方法，包括：衬底，衬底包括第一区和第二区，第一区上具有第一鳍部，第二区上具有第二鳍部；第一栅极结构、第二栅极结构、第一源漏掺杂层、第二源漏掺杂层和第一介质层，第一区上的第一介质层的顶部表面低于第二区上的第一介质层的顶部表面；位于第一区上的第一介质层上的第一阻挡层；第一开口和第二开口，第一开口位于第一阻挡层和第一区上的第一介质层内，第二开口位于第二区上的第一介质层内。由于第一阻挡层的刻蚀速率小于第一介质层的刻蚀速率，因此在形成第一开口过程中，通过第一阻挡层消耗一定的刻蚀时间，使得最终刻蚀第一源漏掺杂层的时间减少，避免刻蚀穿透第一源漏掺杂层，提升最终形成的半导体结构的性能。构的性能。构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。然而，随着器件面积的不断缩小，问题也随之产生。随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。
[0003]MOS管缩小进而栅极变短，从而在栅极下面的电流沟道也跟着变短，当MOS管沟道缩短到一定程度时，就会出现短沟道效应。理论上说，沟道长度为源极前延到漏极前延的距离，然而，沟道的有效长度会受到源极和漏极与衬底形成的结面空泛区的影响而发生变化。当沟道长度与结面空泛区的深度相当或者更短时，结面空泛区会明显的切入电流沟道，导致栅极阈值电压降低，这便是短沟道效应。
[0004]为了降低半导体器件的短沟道效应，现有技术中引入了长沟道栅极结构，即增加栅极结构沿鳍部延伸方向上的宽度尺寸。
[0005]然而，在现有技术中，当半导体结构中长沟道栅极结构和短沟道栅极结构并存时，也会产生其他的问题，使得最终形成的半导体结构的性能降低。

技术实现思路

[0006]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够有效提升最终形成的半导体结构的性能。
[0007]为解决上述问题，本专利技术提供一种半导体结构，包括：衬底，所述衬底包括第一区和第二区，所述第一区上具有若干相互分立的第一鳍部，所述第二区上具有若干相互分立的第二鳍部，所述第一鳍部和所述第二鳍部分别沿第一方向延伸；若干第一栅极结构、若干第二栅极结构、若干第一源漏掺杂层、若干第二源漏掺杂层和第一介质层，所述第一栅极结构横跨所述第一鳍部，相邻的所述第一栅极结构之间沿所述第一方向具有第一尺寸，所述第二栅极结构横跨所述第二鳍部，相邻的所述第二栅极结构之间沿所述第一方向具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述第一源漏掺杂层位于所述第一栅极结构两侧的第一鳍部内，所述第二源漏掺杂层位于所述第二栅极结构两侧的第二鳍部内，所述第二源漏掺杂层的厚度大于所述第一源漏掺杂层的厚度，所述第一介质层覆盖所述第一栅极结构和所述第二栅极结构的侧壁，且位于所述第一区上的所述第一介质层的顶部表面低于位于所述第二区上的所述第一介质层的顶部表面；第一阻挡层，所述第一阻挡层位于所述第一区上的第一介质层上；第一开口和第二开口，所述第一开口位于所述第一阻挡层和所述第一区上的第一介质层内，所述第一开口暴露出所述第一源漏掺杂层，所述第二开口位于所述第二区上的第一介质层内，所述第二开口暴露出所述第二源漏掺杂层。
[0008]可选的，还包括：位于所述第一栅极结构、第二栅极结构、第一介质层和第一阻挡
层上的第二阻挡层；位于所述第二阻挡层上的第二介质层；所述第一开口和所述第二开口还位于所述第二阻挡层和所述第二介质层内。
[0009]可选的，所述第一阻挡层的材料包括：氮化硅；所述第二阻挡层的材料包括：氮化硅。
[0010]可选的，所述第一栅极结构沿所述第一方向具有第三尺寸，所述第二栅极结构沿所述第一方向具有第四尺寸，所述第四尺寸小于所述第三尺寸。
[0011]可选的，还包括：位于第一开口和所述第二开口内的导电层。
[0012]可选的，所述导电层的材料包括金属，所述金属包括：钴、铷、钨、铝、铜、钛、银、金、铅或者镍。
[0013]相应的，本专利技术的技术方案中还提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和第二区，所述第一区上具有若干相互分立的第一鳍部，所述第二区上具有若干相互分立的第二鳍部，所述第一鳍部和所述第二鳍部分别沿第一方向延伸；形成若干第一栅极结构、若干第二栅极结构、若干第一源漏掺杂层、若干第二源漏掺杂层和第一介质层，所述第一栅极结构横跨所述第一鳍部，相邻的所述第一栅极结构之间沿所述第一方向具有第一尺寸，所述第二栅极结构横跨所述第二鳍部，相邻的所述第二栅极结构之间沿所述第一方向具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述第一源漏掺杂层位于所述第一栅极结构两侧的第一鳍部内，所述第二源漏掺杂层位于所述第二栅极结构两侧的第二鳍部内，所述第二源漏掺杂层的厚度大于所述第一源漏掺杂层的厚度，所述第一介质层覆盖所述第一栅极结构和所述第二栅极结构的侧壁，且位于所述第一区上的所述第一介质层的顶部表面低于位于所述第二区上的所述第一介质层的顶部表面；在所述第一区上的第一介质层表面形成第一阻挡层；刻蚀去除部分所述第一介质层和所述第一阻挡层，在所述第一阻挡层和所述第一区上的第一介质层内形成第一开口，所述第一开口暴露出所述第一源漏掺杂层，在位于所述第二区上的第一介质层内形成第二开口，所述第二开口暴露出所述第二源漏掺杂层，所述第一阻挡层的刻蚀速率小于所述第一介质层的刻蚀速率。
[0014]可选的，在形成所述第一栅极结构和所述第二栅极结构之前，还包括：在所述第一区上形成若干第一伪栅结构，所述第一伪栅结构横跨所述第一鳍部；在所述第二区上形成若干第二伪栅结构，所述第二伪栅结构横跨所述第二鳍部；所述第一介质层覆盖所述第一伪栅结构和所述第二伪栅结构的侧壁。
[0015]可选的，所述第一源漏掺杂层和所述第二源漏掺杂层的形成方法包括：以所述第一伪栅结构为掩膜刻蚀所述第一鳍部，在所述第一鳍部内形成若干第一源漏开口；以所述第二伪栅结构为掩膜刻蚀所述第二鳍部，在所述第二鳍部内形成若干第二源漏开口；采用外延生长工艺在所述第一源漏开口和所述第二源漏开口内同时形成外延层，直至所述外延层填充满所述第二源漏开口为止；在所述外延生长过程中对所述外延层进行原位掺杂，在所述外延层中掺入源漏离子，形成所述第一源漏掺杂层和所述第二源漏掺杂层。
[0016]可选的，所述第一栅极结构和所述第二栅极结构的形成方法包括：去除所述第一伪栅结构，在所述第一介质层内形成第一栅极开口；去除所述第二伪栅结构，在所述第一介质层内形成第二栅极开口；在所述第一栅极开口内形成所述第一栅极结构；在所述第二栅极开口内形成所述第二栅极结构。
[0017]可选的，在所述第一栅极开口内形成所述第一栅极结构，在所述第二栅极开口内形成所述第二栅极结构的方法包括：在所述第一栅极开口内、第二栅极开口内、第一介质层表面形成栅极材料层；对所述栅极材料层和所述第一介质层进行平坦化处理，形成所述第一栅极结构和所述第二栅极结构。
[0018]可选的，所述平坦化处理的工艺包括：化学机械研磨工艺。
[0019]可选的，所述化学机械研磨工艺的方法包括：对所述栅极材料层进行第一化学机械研磨处理，直至暴露出所述第一介质层的顶部表面为止，所述第一化学机械研磨处理对所述栅极材料层的研磨速率大于对所述第一介质层的研磨速率；在所述第一化学机械研磨处理之后，对所述栅极材料层和所述第一介质层进行第二化学机械研磨处理，直至研磨到所述第一栅极结构和所述第二栅极结构的预设高度为止，所述第二化学机械研磨处理对所述第一介质层的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括第一区和第二区，所述第一区上具有若干相互分立的第一鳍部，所述第二区上具有若干相互分立的第二鳍部，所述第一鳍部和所述第二鳍部分别沿第一方向延伸；若干第一栅极结构、若干第二栅极结构、若干第一源漏掺杂层、若干第二源漏掺杂层和第一介质层，所述第一栅极结构横跨所述第一鳍部，相邻的所述第一栅极结构之间沿所述第一方向具有第一尺寸，所述第二栅极结构横跨所述第二鳍部，相邻的所述第二栅极结构之间沿所述第一方向具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述第一源漏掺杂层位于所述第一栅极结构两侧的第一鳍部内，所述第二源漏掺杂层位于所述第二栅极结构两侧的第二鳍部内，所述第二源漏掺杂层的厚度大于所述第一源漏掺杂层的厚度，所述第一介质层覆盖所述第一栅极结构和所述第二栅极结构的侧壁，且位于所述第一区上的所述第一介质层的顶部表面低于位于所述第二区上的所述第一介质层的顶部表面；第一阻挡层，所述第一阻挡层位于所述第一区上的第一介质层上；第一开口和第二开口，所述第一开口位于所述第一阻挡层和所述第一区上的第一介质层内，所述第一开口暴露出所述第一源漏掺杂层，所述第二开口位于所述第二区上的第一介质层内，所述第二开口暴露出所述第二源漏掺杂层。2.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一栅极结构、第二栅极结构、第一介质层和第一阻挡层上的第二阻挡层；位于所述第二阻挡层上的第二介质层；所述第一开口和所述第二开口还位于所述第二阻挡层和所述第二介质层内。3.如权利要求2所述的半导体结构，其特征在于，所述第一阻挡层的材料包括：氮化硅；所述第二阻挡层的材料包括：氮化硅。4.如权利要求1所述的半导体结构，其特征在于，所述第一栅极结构沿所述第一方向具有第三尺寸，所述第二栅极结构沿所述第一方向具有第四尺寸，所述第四尺寸小于所述第三尺寸。5.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一开口和所述第二开口内的导电层。6.如权利要求5所述的半导体结构，其特征在于，所述导电层的材料包括金属，所述金属包括：钴、铷、钨、铝、铜、钛、银、金、铅或者镍。7.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括第一区和第二区，所述第一区上具有若干相互分立的第一鳍部，所述第二区上具有若干相互分立的第二鳍部，所述第一鳍部和所述第二鳍部分别沿第一方向延伸；形成若干第一栅极结构、若干第二栅极结构、若干第一源漏掺杂层、若干第二源漏掺杂层和第一介质层，所述第一栅极结构横跨所述第一鳍部，相邻的所述第一栅极结构之间沿所述第一方向具有第一尺寸，所述第二栅极结构横跨所述第二鳍部，相邻的所述第二栅极结构之间沿所述第一方向具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述第一源漏掺杂层位于所述第一栅极结构两侧的第一鳍部内，所述第二源漏掺杂层位于所述第二栅极结构两侧的第二鳍部内，所述第二源漏掺杂层的厚度大于所述第一源漏掺杂层的厚度，所述第一介质层覆盖所述第一栅极结构和所述第二栅极结构的侧壁，且位于所述第一区上的
所述第一介质层的顶部表面低于位于所述第二区上的所述第一介质层的顶部表面；在所述第一区上的第一介质层表面形成第一阻挡层；刻蚀去除部分所述第一介质层和所述第一阻挡层，在所述第一阻挡层和所述第一区上的第一介质层内形成第一开口，所述第一开口暴露出所述第一源漏掺杂层，在位于所述第二区上的第一介质层内形成第二开口，所述第二开口暴露出所述第二源漏掺杂层，所述第一阻挡层的刻蚀速率小于所述第一介质层的刻蚀速率。8.如权利要求7所述的半导体结构的形成方法，其特征在于，在形成所述第一栅极结构和所述第二栅极结构之前，还包括：在所述第一区上形成若干第一伪栅结构，所述第一伪栅结构横跨所述第一鳍部；在所述第二区上形成若干第二伪栅结构，所述第二伪栅结构横跨所述第二鳍部；所述第一...

【专利技术属性】
技术研发人员：纪登峰，金懿，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：