半导体结构及其制备方法、半导体器件技术

本发明专利技术提供一种半导体结构及其制备方法、半导体器件，涉及半导体技术领域，旨在解决目前电容电量低且稳定性较差的问题。该半导体结构包括衬底，其包括有源区。第一电极层，其设置于衬底上，且电连接至有源区，第一电极层沿垂直于衬底的方向延伸。电介质层，其设置于第一电极层的表面。第二电极层，其设置于电介质层的表面。其中，第一电极层的表面和电介质层的表面均设置有凹凸不平的结构。本发明专利技术能够有效增加半导体结构中电极的面积，从而提高半导体结构的电容量和稳定性，优化半导体器件的存储性能。性能。性能。

【技术实现步骤摘要】
半导体结构及其制备方法、半导体器件


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其制备方法、半导体器件。

技术介绍

[0002]电容是动态随机存取存储器(dynamic random access memory，简称DRAM)中的重要器件，电容的性能影响DRAM器件的存储性能。
[0003]随着DRAM集成度提高，工艺不断微缩，使得单位电容的面积和以及单位电容的间距逐渐减小，因此需要保证在有限的空间中，电容能够提供足够的电容量以维持DRAM的信号强度。电容一般包括上极板、电介质和下极板，当电容为柱状电容时，上极板和下极板分别形成柱状的内侧表面和外侧表面，电介质设置在上极板和下极板之间，通过增加柱状的长度以提高电容的表面积，从而增加存储于电容中的电荷数量。
[0004]然而，目前电容量的提升方式容易导致电容稳定性较低，容易引起电容倾倒接触的问题，影响DRAM器件的存储性能。

技术实现思路

[0005]为了解决
技术介绍
中提到的至少一个问题，本专利技术提供一种半导体结构及其制备方法、半导体器件，能够有效增加半导体结构中电极的面积，从而提高半导体结构的电容量和稳定性，优化半导体器件的存储性能。
[0006]为了实现上述目的，第一方面，本专利技术提供一种半导体结构，包括：
[0007]衬底，其包括有源区。
[0008]第一电极层，其设置于衬底上，且电连接至有源区，第一电极层沿垂直于衬底的方向延伸。
[0009]电介质层，其设置于第一电极层的表面。
[0010]第二电极层，其设置于电介质层的表面。
[0011]其中，第一电极层的表面和电介质层的表面均设置有凹凸不平的结构。
[0012]本专利技术提供的半导体结构，通过设置衬底，便于在衬底中形成有源区，并且为后续的半导体结构提供结构基础。通过设置第一电极层，并将第一电极层电连接至有源区，便于有源区中的源极或漏极与第一电极层之间的电信号传输，通过在第一电极层的表面设置电介质层，并在电介质层的表面形成第二电极层，利用第一电极层、电介质层和第二电极层形成半导体结构的电容结构。通过将第一电极层的表面和电介质层的表面均设置有凹凸不平的结构，有助于增加电容结构中电极的表面积，从而提高半导体结构的电容量。
[0013]在上述的半导体结构中，可选的是，第一电极层靠近电介质层一侧的表面上设置有多个第一凸起部和多个第一凹陷部，第一凸起部和第一凹陷部分别位于基准面的相对两侧，第一凸起部和第一凹陷部相互交错且依次首尾连接。
[0014]第一电极层为圆筒状，第一电极层具有中轴线，基准面垂直于衬底，基准面至中轴
线之间的距离是第一凸起部至中轴线的距离与第一凹陷部至中轴线的距离的平均值。
[0015]这样的设置可以减少第一电极层表面凹凸不平结构的设置难度，并且有助于增加第一电极层的表面积。
[0016]在上述的半导体结构中，可选的是，电介质层为凹凸结构，电介质层包括多个第一弯曲部和多个第二弯曲部，第一弯曲部和第二弯曲部分别位于第一中性面的相对两侧且弯曲方向相反，第一弯曲部和第二弯曲部相互交错且依次首尾连接。
[0017]第一中性面垂直于衬底，第一中性面与基准面之间的距离是第一弯曲部至基准面的距离与第二弯曲部至基准面的距离的平均值。
[0018]这样的设置可以减小电介质层的设置难度，同时提高电介质层的存储电荷量，有助于提升半导体结构的电容量。
[0019]在上述的半导体结构中，可选的是，第二电极层靠近电介质层一侧的表面上设置有多个第二凸起部和多个第二凹陷部，第二凸起部和第二凹陷部分别位于第二中性面的相对两侧，第二凸起部和第二凹陷部相互交错且依次首尾连接。
[0020]第二中性面垂直于衬底，第二中性面与基准面之间的距离是第二凸起部至基准面的距离与第二凹陷部至基准面的距离的平均值。
[0021]这样的设置可以减少第二电极层表面凹凸不平结构的设置难度，并且有助于增加第二电极层的表面积。
[0022]在上述的半导体结构中，可选的是，第一弯曲部、第二弯曲部、第一凸起部、第一凹陷部、第二凸起部和第二凹陷部均为圆弧状或半球状。
[0023]这样的设置可以避免第一电极层、电介质层和第二电极层中出现尖角或者死角结构，提高电容的电荷存储均匀性，减少漏电流的情况。
[0024]在上述的半导体结构中，可选的是，第一电极层在衬底上的投影为第一环形，电介质层在衬底上的投影包括第二环形和第三环形，第二环形套在第一环形的内侧，第三环形套在第一环形的外侧。
[0025]第二电极层在衬底上的投影包括实心部和第四环形，实心部位于第二环形的内侧，第四环形套设在第三环形的外侧。
[0026]这样的设置便于第一电极层，电介质层和第二电极层形成叠层柱状结构，有助于提高半导体结构中电极的表面积，增加半导体结构的稳定性。提升半导体结构的电容量。
[0027]在上述的半导体结构中，可选的是，第一电极层与有源区之间设置有电接触部，第一电极层通过电接触部与有源区电连接。这样的设置可以减小半导体结构中第一电极层与有源区的电连接设置的难度，便于半导体结构中的电信号存取过程。
[0028]在上述的半导体结构中，可选的是，第二电极层的远离衬底一侧设置有公共电极层，第二电极层电连接至公共电极层。这样的设置可以减小半导体结构中第二电极层的电连接设置的难度，便于半导体结构中的电信号存取过程。
[0029]在上述的半导体结构中，可选的是，第一电极层的材料包括钨、钛、镍、钴、氮化钛和氮化钨中的一种或多种的混合。
[0030]在上述的半导体结构中，可选的是，第二电极层的材料包括硅、锗、硅锗化合物、钨、钛、镍、钴、氮化钛和氮化钨中的一种或多种的混合。
[0031]在上述的半导体结构中，可选的是，电介质层的材料包括氧化铪、氧化锆和锆铝氧
化物中的一种或多种混合。
[0032]第二方面，本专利技术提供一种半导体结构的制备方法，包括：
[0033]提供衬底，衬底具有有源区。
[0034]形成具有中空腔体的牺牲层，牺牲层位于衬底上，中空腔体的内侧壁面上具有凹凸不平的结构。
[0035]形成第一电极层，第一电极层位于中空腔体的内侧壁面上，第一电极层的表面具有凹凸不平的结构，第一电极层电连接至有源区。
[0036]去除牺牲层。
[0037]形成电介质层，电介质层位于第一电极层的表面。
[0038]形成第二电极层，第二电极层位于电介质层的表面。
[0039]本专利技术提供的半导体结构的制备方法，通过设置衬底，并在衬底中形成有源区，便于为后续的半导体结构提供结构基础。通过在衬底上形成具有中空腔体的牺牲层，并且在中空腔体的内侧壁面上设置第一电极层，利用中空腔体内侧壁面上的凹凸不平的结构，在第一电极层的表面形成相同的凹凸不平的结构。并且，将第一电极层电连接至有源区，便于有源区中的源极或漏极与第一电极层之间的电信号传输，通过在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，其包括有源区；第一电极层，其设置于所述衬底上，且电连接至所述有源区，所述第一电极层沿垂直于所述衬底的方向延伸；电介质层，其设置于所述第一电极层的表面；第二电极层，其设置于所述电介质层的表面；其中，所述第一电极层的表面和所述电介质层的表面均设置有凹凸不平的结构。2.根据权利要求1所述的半导体结构，其特征在于，所述第一电极层靠近所述电介质层一侧的表面上设置有多个第一凸起部和多个第一凹陷部，所述第一凸起部和所述第一凹陷部分别位于基准面的相对两侧，所述第一凸起部和所述第一凹陷部相互交错且依次首尾连接；所述第一电极层为圆筒状，所述第一电极层具有中轴线，所述基准面垂直于所述衬底，所述基准面至所述中轴线之间的距离是所述第一凸起部至所述中轴线的距离与所述第一凹陷部至所述中轴线的距离的平均值。3.根据权利要求2所述的半导体结构，其特征在于，所述电介质层为凹凸结构，所述电介质层包括多个第一弯曲部和多个第二弯曲部，所述第一弯曲部和所述第二弯曲部分别位于第一中性面的相对两侧且弯曲方向相反，所述第一弯曲部和所述第二弯曲部相互交错且依次首尾连接；所述第一中性面垂直于所述衬底，所述第一中性面与所述基准面之间的距离是所述第一弯曲部至所述基准面的距离与所述第二弯曲部至所述基准面的距离的平均值。4.根据权利要求3所述的半导体结构，其特征在于，所述第二电极层靠近所述电介质层一侧的表面上设置有多个第二凸起部和多个第二凹陷部，所述第二凸起部和所述第二凹陷部分别位于第二中性面的相对两侧，所述第二凸起部和所述第二凹陷部相互交错且依次首尾连接；所述第二中性面垂直于所述衬底，所述第二中性面与所述基准面之间的距离是所述第二凸起部至所述基准面的距离与所述第二凹陷部至所述基准面的距离的平均值。5.根据权利要求4所述的半导体结构，其特征在于，所述第一弯曲部、所述第二弯曲部、所述第一凸起部、所述第一凹陷部、所述第二凸起部和所述第二凹陷部均为圆弧状或半球状。6.根据权利要求1
‑
5中任一项所述的半导体结构，其特征在于，所述第一电极层在所述衬底上的投影为第一环形，所述电介质层在所述衬底上的投影包括第二环形和第三环形，所述第二环形套在所述第一环形的内侧，所述第三环形套在所述第一环形的外侧；所述第二电极层在所述衬底上的投影包括实心部和第四环形，所述实心部位于所述第二环形的内侧，所述第四环形套设在所述第三环形的外侧。7.根据权利要求1
‑
5中任一项所述的半导体结构，其特征在于，所述第一电极层与所述有源区之间设置有电接触部，所述第一电极层通过所述电接触部与所述有源区电连接。...

【专利技术属性】
技术研发人员：曹先雷，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：