浮点模数转换器制造技术

当分辨率仅仅用于覆盖信号动态范围而不是量化准确性时，通过使用所发明专利技术的浮点Ａ／Ｄ转换器，对于很高分辨率的Ａ／Ｄ转换器的要求可以消除。这可以通过以放大系数２↑［（ｉ－１）ｋ］产生ｍ（＞１）个放大的模拟信号，其中ｋ＝常数，ｉ＝１，２，…，ｍ。最大的线性放大信号将被逻辑电路选出（在采样之后）并被Ａ／Ｄ转换器转换成ｎ比特数字数据码。同时，逻辑电路产生ｍ比特的逻辑标志码。Ｎ比特数据码（ｕ），ｍ比特逻辑标志码（ｖ），以及常数ｋ被组合形成最终的数字输出ｕｖ↑［ｋ］具有ｎ＋（ｍ－１）ｋ比特。同样的方法，分辨率和动态范围可以被独立设计，不象已知的对数放大器方案，浮点Ａ／Ｄ转换器直接给出一个线性数字码输出，而不需要使用任何的查找表。对于较大和较小的信号，有效分辨率被保持为常数（或需要校正的准常数）。在低电压供给施加的小输入范围的情况下，也是很有用的，因为，其有效输入范围远远大于实际输入范围。作为Ａ／Ｄ转换器，其准确性沿信号幅度分布更合理，其优点类似于浮点数表示法的优点。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种模数(A/D)转换器，从权利要求书可以对这种转换器有一个清晰的了解。本专利技术特别涉及具有很宽动态范围的A/D转换器。
技术介绍
A/D转换器的输入范围必须按下面方式设计即峰值输入信号被可靠覆盖，这意味着当(1)信号幅度在很大的动态范围内变动时，(2)必须对最小的信号保持量化准确性时，(3)必须保持信号线性时，那麽必须使用很高分辨率的A/D转换器。在很多情况中，高分辨率仅仅为覆盖信号的动态范围而设计，而不是为量化准确性而设计。例如，为了获得60dB的信号动态范围和最小6比特的量化准确性，分辨率必须至少为16比特，在高速情况下，这是一个很高的要求。实际上，在这种转换器中，用于大信号的分辨率不必要那麽高。如果在该范围内，转换器对大信号和小信号给予相同的分辨率，将会更合理。此外，低功率和低电压的趋势降低了实际的输入范围，这使得宽动态范围A/D转换器的设计更困难，因为非理想因子如元件误匹配和放大器偏移并不随着供给电压的降低而降低。在这种情况下，很难以高分辨率满足大的动态范围。传统上，对数放大器被用于压缩信号幅度以便扩展动态范围。然而，由于在设计对数放大器中的困难，对于大的压缩比，准确性将会严重降低。为了产生线性数字输出码，通常会使用查找表，该查找表必须与放大器精确匹配。通过所专利技术的浮点A/D转换器，当分辨率仅需要用于覆盖信号的动态范围时，可以消除对很高分辨率A/D转换器的需求。不象已知的对数放大器方案，浮点A/D转换器直接给出线性数字输出。对于较大和较小的信号，类似于浮点数表示，有效分辨率保持为常数(或者需要校正的准常数)，其分辨率和动态范围可以独立设计，这样使得本专利技术很有用、很灵活。专利技术目标和解决方案本专利技术的目标是给出一种新的方法用于宽动态范围A/D转换器，其中动态范围和分辨率被分别处理，使得宽动态范围所施加的高分辨率可以被避免。该目标通过所专利技术的浮点A/D转换器来实现。与使用单输入放大器相反的是，多于一个放大器被用于产生覆盖宽动态范围的多个模拟信号。它们的放大以下面方式被加权总有一个放大器以适当的幅度给出线性放大的模拟信号，该信号将被选出并被转换成数字输出。未使用的信号或者很小或者很大(非线性或饱和)。如果放大比例已知，例如，二进位，那麽有可能组合结果以形成最终的数字输出。通常的A/D转换器被用于仅仅转化选出的信号，这样为不同的输入信号给出一个常数分辨率。因为只有最大的线性放大后的信号被采样并被转换，可达到的准确性高于通常的A/D转换器。附图简要描述附图说明图1给出浮点A/D转换器的方块图；图2给出以k=1和m=4示例的延迟均衡输入放大器网络的装置1；图3给出以k=1示例的延迟均衡输入放大器网络的装置2；图4给出时间均衡的采样保持网络；图5给出比较和交换网络；图6给出低偏移常数延迟AC放大器；图7给出低偏移常数延迟自动归零放大器；图8给出利用y+1个自归零放大器来放大y个模拟信号的装置。附图详细描述在图1中，给出了浮点A/D转换器的方框图。输入放大器网络放大输入模拟信号，并以放大系数2(i-1)k产生m个放大后的信号，其中k=常数，并且i=1,2,…,m，当k=1或2时，信号幅度以二进制或四进制加权。其中，部分信号可能是非线性或饱和的。根据输入信号的幅度，最大的线性放大后的信号将在其中一个信号输出处显示。放大后的信号可以是延迟均衡的或者延迟不对称的，这取决于输入放大器网络的类型。延迟均衡信号可以通过放大器树或阵列产生。通过从连续放大器端子处获取信号，通过放大器链可以产生延迟不对称的信号。m个放大后的信号被传送给采样保持(S/H)网络以产生m个采样后的电压。在延迟均衡信号的情况中，采样将由m个并联的S/H电路来执行。在延迟不对称信号的情况中，将由使用与时间精确匹配的时间失真采样时钟的S/H电路执行。为了对齐时间，延迟不对称电压可以通过重采样或者通过对每个信号i分别采用i、S/H电路来去失真，其中i=1,2…,m。定时信号发生器为S/H网络产生时间均衡(对于延迟均衡信号)或时间失真(对于延迟不对称信号)采样时钟。比较和切换网络将m个采样后的电压与参考电压Vr=qVmax/2k比较，其中Vmax是放大器的最大线性电压输出，q(＜=1)是安全系数。这意味着，只要q＜=1,Vr不必很精确。然而，q越大，就更能充分利用放大器的线性范围。当k=1,q=1,Vr=Vmax/2时，线性范围被完全利用。最大的线性采样电压(＜=qVmax)将由逻辑电路选出。同时，比较和切换网络产生一个m比特的逻辑标志码，如对于m=8有00001000。逻辑标志码中的1表示选出电压的位置，在该例中，它来自放大器5，放大系数为2(5-1)k。最大的线性采样后的电压然后被A/D转换器转换成n比特的数字数据码。数字输出电路将n比特数据码(u)，m比特逻辑标志码(v)和常数k组合以产生具有n+(m-1)k比特的最终输出uvk。如果k是整数，只需要进行移位操作，这样大大简化了电路。定时信号发生器还为别的块产生控制信号。偏移和参考电路产生偏移电压和/或电流，这对于放大器来说可能是必须的，该电路还为比较和切换网络以及A/D转换器产生参考电压。功率分配没有在图中给出。在图2中，给出了以m=4；k=1示例的延迟均衡输入放大器网络的装置1。它由延迟均衡阻抗网络和相同的放大器组成。阻抗网络充当模拟信号源的匹配负载，其输出阻抗为R，输出幅度为A，该负载没有包括在本专利技术中。阻抗网络将输入模拟信号以比例2-(m-i)划分成m(=4)个模拟信号，其中在该例中i=1,2,3和4，其所产生的幅度为A/8,A/4,A/2和A，并且均衡了m(=4)个信号路径的延迟。在放大器输入容量相同的条件下，被R归一化的电阻值在图2中给出。相同的放大器以放大系数2(m-1)即8来放大m(=4)个加权信号。最终的输出是幅度为A2(i-1)的延迟均衡的模拟信号，其中i=1,2,3和4，在该例中，即A,2A,4A和8A。注意到部分输出是非线性或饱和的。当然，通过重新设计电阻网络，装置1的m可以不等于4。在该装置中，放大器被保持一致以获得很好的匹配，放大加权是通过无源元件完成的，以最小化误差。只要所有的放大器匹配，绝对放大中的偏差就不重要了。图3中给出了k=1的示例延迟均衡输入放大器网络的装置2(两步装置)。其原理是尽可能地保持元件一致。装置1用于步骤1，假设它产生幅度为A20,A21…A2p-1的p个模拟信号。在步骤2，p个信号首先被p个相同的延迟均衡分压器划分成m(=2p)个信号。每个分压器产生两个延迟均衡的输出，一个幅度没有变化，另一个的幅度以2-p加权。然后m(=2p)个信号被m个相同的放大器以放大系数2p分别放大。最终的输出是m(=2p)个模拟信号，幅度为A2(i-1)，其中i=1,2,…,m(=2p)。对于较大的m，该装置避免了无源分压器的较大分压比例。图4给出了时间均衡的采样保持(S/H)网络。它包括m个相同的S/H电路，这些电路对来自输入放大器网络的m个放大后的信号进行周期采样，并保持这m个采样电压用于后续的比较，其采样受到来自定时信号发生器的采样时钟的控制。图5给出了比较和切换网络，m个采样电压分别连接到m个相同开关的输入端。在同一时间，采样电压1到(m-本文档来自技高网...

【技术保护点】
一种模数转换器，其特征在于输入放大器网络（１，１），该网络包括多个放大器用于放大模拟输入信号并在不同的阶段产生多个模拟信号，其中放大器以下面的方式被加权：即，只有一个放大器产生最大的线性放大的模拟信号，选择装置（１．２，１．３，１．６，１．７）用于选择所述的最大的线性放大模拟信号，Ａ／Ｄ转换装置（１．４，１．５）用于将所述最大线性放大的模拟信号转换成数字输出信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：J袁，
申请(专利权)人：艾利森电话股份有限公司，
类型：发明
国别省市：SE[瑞典]